集成电路布图设计.ppt.ppt
合集下载
《集成电路版图LAYOUT设计与Cadence》讲义
LSW (Layer Selection Window)
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
Set drawing layer Set layer visible Set layer selectable Set valid layer Set layer purpose pair
i. Set drawing layer
工艺信息
基本概念
5、符号，截面图，版图（top view) 对应关系
Inverter
input
VDD
PMOS s
g
b
d
NMOS d
g
b
output
s
GND
Stick-diagram
INPUT
GND
VDD
OUTPUT
Legend of each layer
N-well P-diffusion N-diffusion Polysilicon
mask
芯片代工
Wafer(die)
（Foundry）
封装 （packet）
基本概念
3、Layout design 对于整个IC design 的重要意义：
对Hale Waihona Puke 数字电路设计流程来说：Layout engineer 主要是为设计者提供经过验 证的单元版图库 (library)，一般来说这样 的工作主要是由一些 Foundry 和 Service 公司来完成，对于 Fabless 来说，主要是 应用已有的库和IP Core来作布局布线，以 及验证等一些工作；
1、版图设计的重要性
▪前端设计同最终芯片产品之间的一 个重要接口； ▪芯片的品质不仅依靠前端设计的优 劣，在某些情况下，同版图设计的 联系更紧密，尤其在 analog/mixsignal/RF circuit design中。
模拟集成电路版图设计基础
三、版图与线路图、工艺的关系
• 1、逻辑图（线路图）------版图-----工艺（流片，形成实物产品） • 2、版图决定于线路图，版图必须和线路图完全一一对应，
根据版图提出的线路图，必须完全实现需求的逻辑功能 • 3、版图受工艺的限制，要么按照特征尺寸画版图，
要么对应具体工艺的特征长度，给出每一种情况的具体数值 • 4、版图的两大任务：
4.相关设置
七、如何绘制版图
5.从原理图将器件导入版图 • 待前面基本设置完成之后便可从原理图将器件导入版图中 • 导入后版图中的器件排布位置和原理图中一致 • 有三种方法可以完成导入
七、如何绘制版图
6.连接器件（常用快捷键）
七、如何绘制版图
6.连接器件（常用快捷键）
七、如何绘制版图
7.实际操作
NMOS晶体管的3倍。 • 两种晶体管的长度看似相同，但却不同，我们很难辨别它们的差异； • 对于N阱来说，N＋区域实际上是与VDD相连接的，而电路图中没有显
示这一连接关系； • 对于衬底来说，P＋区域实际上是与VSS相连接的。而电路图中没有显
示这一连接关系。
七、如何绘制版图
1.需要的软件工具
七、如何绘制版图
光刻胶 Si3 N4
（1）对P型硅片进行氧化， 生成较 薄 的 一 层 Si3N4 ， 然 后进 行 光 刻 ， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5 ～2m
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配 3.4 MOS管 3.5 电阻 3.6 电容 3.7 匹配规则
EDA简介PPT课件
.
12
6. EDA的发展趋势
• IC设计的发展方向：单片系统或称系统集成芯片， 即在一个芯片上完成系统级的集成。
• 更趋于电路行为级的硬件描述语言，如SystemC、 Superlog及系统级混合仿真工具，可以在同一个开发 平台上完成高级语言，如C/C++等，与标准HDL语言 （Verilog HDL、VHDL） 或其他更低层次描述模块 的混合仿真。
• FPGA与ASIC正在互相融合，取长补短。
• 目前，许多PLD公司开始为ASIC提供FPGA 内核。
• 现在，传统ASIC和FPGA之间的界限正变得模糊。 系统级芯片不仅集成RAM和微处理器，也集成FPGA。
.
13
二、 EDA设计流程及其工具 FPGA/CPLD设计流程
应用于FPGA/CPL.D的EDA开发流程
.
2
1. EDA技术实现目标
利用EDA技术进行电子系统设计，最后的目标 是完成专用集成电路ASIC的设计和实现。
三条实现途径： 1)超大规模可编程逻辑器件***
主流器件：
FPGA（Field Programmable Gate Array) CPLD (Complex Programmable Logic Device)
生产工艺直接相关，因此可移植性差；
（5）只有在设计出样机或生产出芯片后才能进行实测。
.
11
采用EDA技术的优点：
（1）采用硬件描述语言作为设计输入； （2）库（Library）的引入；（支持自动设计） （3）设计文挡的管理； （4）强大的系统建模、电路仿真功能； （5）具有自主知识产权； （6）开发技术的标准化、规范化以及IP核的可利用性； （7）适用于高效率大规模系统设计的自顶向下设计方案； （8）全方位地利用计算机自动设计、仿真和测试技术； （9）对设计者的硬件知识和硬件经验要求低； （10）与以CPU为主的电路系统相比，高速性能好； （11）纯硬件系统的高可靠性。
《模拟集成电路》课件
，以便对设计的电路进行全面的测试和评估。
PART 05
模拟集成电路的制造工艺
REPORTING
半导体材料
硅材料
硅是最常用的半导体材料，具有 稳定的物理和化学性质，成熟的 制造工艺以及低成本等优点。
化合物半导体
如砷化镓、磷化铟等化合物半导 体材料，具有高电子迁移率、宽 禁带等特点，常用于高速、高频 和高温电子器件。
《模拟集成电路》课 件
REPORTING
• 模拟集成电路概述 • 模拟集成电路的基本元件 • 模拟集成电路的分析方法 • 模拟集成电路的设计流程 • 模拟集成电路的制造工艺 • 模拟集成电路的优化与改进
目录
PART 01
模拟集成电路概述
REPORTING
定义与特点
定义
模拟集成电路是指由电阻、电容、电 感、晶体管等电子元件按一定电路拓 扑连接在一起，实现模拟信号处理功 能的集成电路。
围和失真。
信号分析方法
01
02
03
04
频域分析
将时域信号转换为频域信号， 分析信号的频率成分和频谱特
性。
时域分析
研究信号的幅度、相位、频率 和时间变化特性，分析信号的
波形和特征参数。
调制解调分析
研究信号的调制与解调过程， 分析信号的调制特性、解调失
真等。
非线性分析
研究电路的非线性效应，分析 信号的非线性失真和互调失真
音频领域
模拟集成电路在音频领域中主要用于 音频信号的放大、滤波、音效处理等 功能，如音响设备、耳机等产品中的 模拟集成电路。
模拟集成电路的发展趋势
集成度不断提高
随着半导体工艺的不断发展，模 拟集成电路的集成度不断提高， 能够实现更加复杂的模拟信号处
棍棒图
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学
三、CMOS主从D触发器的棍棒图画法
集成电路版图设计
西南科技大学
棍棒图与原理图对照
集成电路版图设计
西南科技大学
集成电路版图设计
Hale Waihona Puke 西南科技大学共用前的版图
集成电路版图设计
共用后的版图
西南科技大学
集成电路版图设计
西南科技大学
共用前的版图
集成电路版图设计
西南科技大学
连接后的棍棒图
最后的一对晶体管(连接C点的)，将它们进行翻转可 以去除一个线的交叉。
集成电路版图设计
西南科技大学
最终的棒状图
由器件B构造的倒相器和由器件C构造的倒相器之间 的连接，由于最后的那个器件翻转而变得简单。
集成电路版图设计 西南科技大学
- 混合棒状图：是指采用扩散区的矩形代替棒图，它给 以更多器件的感觉，更接近于真实版图。
集成电路版图设计
共用后的版图
西南科技大学
方案一
集成电路版图设计
西南科技大学
共用一个阱
集成电路版图设计 西南科技大学
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学
方案二
源漏可以共用
集成电路版图设计
西南科技大学
方案二
源漏可以共用
集成电路版图设计
西南科技大学
方案二
源漏可以共用
集成电路版图设计
集成电路版图设计
西南科技大学
实现源漏共用设计：晶体管有两 个端点A和V+，将它们在左边第一个栅的两边分 别标注。
NMOS版图
集成电路版图设计 西南科技大学
CMOS版图
➢如果两晶体管长度相同，宽度更宽的晶体管有更多的 有效沟道，更多的沟道则意味着更大的电流。 结论：更大的电流在概念上则意味着更快的性能
第4章 CMOS版图
第4章 CMOS版图
利用spice去确定器件尺寸
电路设计规范specs——设计的起点，电路 的性能要求(例如：电流、频率、电压增益 等等) 根据采用的特定工艺的详细信息，电路设 计规范定义了基本器件尺寸。
4.2.8 焊盘层
焊盘提供了芯片内部信号到封装接脚的 连接，其尺寸通常定义为绑定导线需要的 最小尺寸。
第4章 CMOS版图
版图设计注意事项
1、无论在电路图中还是在版图中，PMOS晶体管都与VDD相连 接； 2、在电路图和版图中，NMOS晶体管都与VSS相连接；
3、在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有 相同的IN信号，而其漏极有相同的OUT信号；
第4章 CMOS版图
图4.7 第一层通孔的图示
第4章 CMOS版图
4.2.7 文字标注层
文字标注层用于版图中的文字标注，目 的是方便设计者对器件、信号线、电源线、 地线等进行标注，便于版图的查看，尤其 在进行验证的时候，便于查找错误的位置。 在进行版图制造的时候并不会生成相应的 掩膜层。
第4章 CMOS版图
第4章 CMOS版图
4.2 版图中的绘图层
绘图层是指完成集成电路的版图设计所需 要的最少分层数目。我们以N阱CMOS工艺为 例，通常情况下，绘图层的种类有：N阱层(N Well)、有源区层(Active)、多晶硅栅层(Poly)、 P选择层(P Select)、N选择层(N Select)、接触 孔层(Contact)、通孔层(Via)、金属层(Metal)、 文字标注层(Text)和焊盘层(Pad)。
第4章 CMOS版图
第4章 CMOS版图
利用spice去确定器件尺寸
电路设计规范specs——设计的起点，电路 的性能要求(例如：电流、频率、电压增益 等等) 根据采用的特定工艺的详细信息，电路设 计规范定义了基本器件尺寸。
4.2.8 焊盘层
焊盘提供了芯片内部信号到封装接脚的 连接，其尺寸通常定义为绑定导线需要的 最小尺寸。
第4章 CMOS版图
版图设计注意事项
1、无论在电路图中还是在版图中，PMOS晶体管都与VDD相连 接； 2、在电路图和版图中，NMOS晶体管都与VSS相连接；
3、在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有 相同的IN信号，而其漏极有相同的OUT信号；
第4章 CMOS版图
图4.7 第一层通孔的图示
第4章 CMOS版图
4.2.7 文字标注层
文字标注层用于版图中的文字标注，目 的是方便设计者对器件、信号线、电源线、 地线等进行标注，便于版图的查看，尤其 在进行验证的时候，便于查找错误的位置。 在进行版图制造的时候并不会生成相应的 掩膜层。
第4章 CMOS版图
第4章 CMOS版图
4.2 版图中的绘图层
绘图层是指完成集成电路的版图设计所需 要的最少分层数目。我们以N阱CMOS工艺为 例，通常情况下，绘图层的种类有：N阱层(N Well)、有源区层(Active)、多晶硅栅层(Poly)、 P选择层(P Select)、N选择层(N Select)、接触 孔层(Contact)、通孔层(Via)、金属层(Metal)、 文字标注层(Text)和焊盘层(Pad)。
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
电子电路设计方法PPT教学课件
集成电路的选择
• 集成电路的种类繁多，选用方法一般是“先粗后 细”，即先根据主体方案考虑应选用什么功能的 集成电路，再进一步考虑它的具体性能，然后再 根据价格等因素选用什么型号。选择的集成电路 不仅要在功能和特性上实现设计方案，而且要满 足功耗、电压、温度、价格等多方面的要求。
阻容元件的选择
• 电阻和电容种类很多，正确选择电阻和电容是很 重要的，不同的电路对电阻和电容性能要求也不 同，有些电路对电容漏电要求很严格，还有些电 路对电阻和电容的精度要求很严，设计时要根据 电路的要求选择性能和参数合适的阻容元件，并 要注意功耗、容量、频率、耐压范围是否满足要 求。
分立元器件的选择
• 分立元器件包括二极管、三极管、场效应管和晶 闸管等，选择器件的种类不同，注意事项也不同。 例如三极管，在选用时应考虑是NPN管还是PNP 管，是大功率管还是小功率管，是高频管还是低 频管，并注意管子的电流放大倍数、击穿电压、 特征频率、静态功耗等是否满足电路设计的要求。
元器件的参数计算
• ⑵ 尽量把总电路图画在同一张图上，如果 电路比较复杂，一张图画不下，应把主电 路画在同一张图上，而把一些比较独立或 次要的部分(例如直流稳压电源)画在另一张 或者几张图上，并用适当的方式说明各图 之间的信号联系。
• ⑶ 电路图中所有的连线都要表示清楚，各元器件 之间的绝大多数连线应在图上直接画出。连线通 常画成水平线或竖线，一般不画斜线。互相连通 的交叉线，应在交叉处用圆点标出。连线要尽量 短。电源一般只标出电源电压的数值(例如+5V， +15V，-15V)。电路图的安排要紧凑、协调，疏 密恰当，避免出现有的地方画得很密，有的地方 却空出一大块。总之，要清晰明了，容易看懂， 美观协调。
电子电路的安装