集成电路器件工艺(精)
集成电路制造及工艺技术
集成电路制造及工艺技术集成电路（IC）制造技术是现代电子行业的核心技术之一，它使得电子设备迈入了微型化和高性能化时代。
IC是一种将许多电子元器件、晶体管和无源元器件等集成到一个芯片上的电子器件。
为了制造出高质量的IC芯片，需要经过一系列的工艺步骤。
首先，在IC制造过程中需要准备高纯度的硅片作为基板。
硅片需要经过多道化学处理，如去除杂质、氯氢化、渗硼等，以增强硅片的导电性能和稳定性。
接下来是光刻工艺。
光刻技术是将集成电路图案转移到硅片上的关键步骤。
这一步需要将光刻胶材料涂覆在硅片表面，然后使用光刻机将光刻胶按照设计图案进行曝光，再用化学物质溶解掉光刻胶，以得到所需的芯片图案。
然后是离子注入工艺。
离子注入是向芯片中注入离子以改变硅片的电性能的过程。
通过调节离子注入的能量和浓度，可以改变硅片中的杂质浓度，从而控制电流的流动和电荷的分布。
接下来是薄膜沉积工艺。
在IC芯片中，需要沉积一层薄膜来保护、隔离和连接电路。
常用的薄膜材料有氮化硅、氧化硅和金属等。
薄膜沉积工艺可以通过物理气相沉积或化学气相沉积等方法进行。
最后是刻蚀和清洗工艺。
刻蚀是通过化学反应或物理力量，将某个特定区域的材料去除的过程。
刻蚀可以用于开孔、形成凹槽或刻蚀金属等。
刻蚀后，芯片需要进行清洗，以去除残留的杂质和化学物质。
在整个IC制造过程中，严谨的工艺控制是非常重要的。
控制工艺参数，如温度、压力和时间等，可以保证芯片的质量和性能稳定性。
同时，制造过程中还要进行严格的质量检测和测试，以确保芯片的可靠性和一致性。
总的来说，IC制造及工艺技术是一项复杂而精细的工程。
通过控制各个环节的工艺参数和严格的质量检测，可以制造出高性能、高可靠性的IC芯片。
IC技术的不断突破和创新，为电子产品的发展提供了强大的支持，为人们的生活和工作带来了巨大的便利。
集成电路典型工艺流程
集成电路典型工艺流程（1）晶圆晶圆（Wafer）的生产由二氧化硅开始，经电弧炉提炼还原成冶炼级的硅，再经盐酸氯化，产生三氯化硅，经蒸馏纯化后，通过慢速分解过程，制成棒状或粒状的“多晶硅”。
一般晶圆制造厂，将多晶硅熔化后，再利用“籽晶”慢慢拉出单晶硅棒。
经研磨、拋光、切片后，即成为集成电路芯片生产的原料—晶圆片。
（2）光刻光刻是在光刻胶上经过曝光和显影的工序，把掩模版上的图形转换到光刻胶下面的薄膜层或硅晶上。
光刻主要包含了匀胶、烘烤、光罩对准、曝光和显影等工序。
由于光学上的需要，这段工序的照明采用偏黄色的可见光，因此俗称此区域为黄光区。
（3）干法刻蚀在半导体工艺中，刻蚀被用来将某种材质自晶圆表面上除去。
干法刻蚀是目前最常用的刻蚀方式，以气体作为主要的刻蚀媒介，并凭借等离子体能量来驱动反应。
（4）化学气相淀积（Chemical Vapor Deposition，CVD）化学气相淀积是制造微电子器件时用来淀积出某种薄膜（film）的技术，所淀积出的薄膜可能是介电材料（绝缘体，dielectrics）、导体或半导体。
（5）物理气相淀积（Physical Vapor Deposition，PVD）物理气相淀积主要包括蒸发和溅射。
如其名称所示，物理气相淀积主要是一种物理变化的工艺而非化学工艺。
这种技术一般使用氩气等惰性气体，凭借在高真空中將氩离子加速以撞击靶材后，可将靶材原子一个个溅射出来，并使被溅射出来的材质（通常为铝、钛或其合金）淀积在晶圆表面。
反应室內部的高温与高真空环境，可使这些金属原子结成晶粒，再通过光刻与刻蚀，来得到所要的导电电路。
（6）氧化利用热氧化法生长一层二氧化硅薄膜，目的是为了降低后续淀积氮化硅薄膜时产生的应力（stress），氮化硅具有很强的应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，生长一层二氧化硅薄膜来减缓氮化硅与规晶圆间的应力。
（7）离子注入离子注入工艺可将掺杂物质以离子形式注入半导体元件的特定区域上，以获得精确的电特性。
集成电路制造工艺
集成电路制造工艺
一、集成电路(Integrated Circuit)制造工艺
1、光刻工艺
光刻是集成电路制造中最重要的一环，其核心在于成膜工艺，这一步
将深受工业生产，尤其是电子产品的发展影响。
光刻工艺是将晶体管和其
它器件物理分开的技术，可以生产出具有高精度，高可靠性和低成本的微
电子元器件。
a.硅片准备：在这一步，硅片在自动化的清洁装置受到清洗，并在多
次乳液清洗的过程中被稀释，从而实现高纯度。
b.光刻：在这一步，光刻技术中最重要的参数是刻蚀精度，其值很大
程度上决定着最终的制造成本和产品的质量。
光刻体系中有两个主要部分：照明系统和光刻机。
光刻机使用一种特殊的光刻液，它可以将图形转换成
光掩膜，然后将它们转换成硅片上的图形。
在这一步，晶圆上的图像将逐
步被清楚的曝光出来，刻蚀精度可以达到毫米的程度。
c.光刻机烙印：在这一步，将封装物理图形输出成为光刻机可以使用
的信息，用于控制光刻机进行照明和刻蚀的操作。
此外，光刻机还要添加
一定的标识，以方便晶片的跟踪。
2、掩膜工艺
掩膜工艺是集成电路制造的一个核心过程。
它使用掩模薄膜和激光打
击设备来将特定图案的光掩膜转换到晶圆上。
使用的技术包括激光掩膜、
紫外光掩膜等。
集成电路的基本制造工艺
半导体集成电路 npn
外延
1.1 双极集成电路的基本制造工艺
问题：1 图中埋层，外延位置，及各自的作用？ 埋层：减少晶体管集电极的串联电阻，减少寄生pnp管的影响 作业：寄生pnp与npn管之间可能会导致什么现象？应
该采取什么措施防止该现象？ 外延：提高击穿电压BVcbo 2 外延制造有什么要求？
半导体集成电路
去除氧化层
半导体集成电路
4 外延淀积
外延淀积考虑设计参数主要是：外延电阻率和外延层厚度
半导体集ቤተ መጻሕፍቲ ባይዱ电路
5 氧化、隔离光刻、扩散
半导体集成电路
6 氧化、基区光刻、扩散
半导体集成电路
7 氧化、发射区光刻、扩散
半导体集成电路
氧化
半导体集成电路
8 接触孔光刻
半导体集成电路
9 铝淀积
半导体集成电路
作业： 1 叙述PN结隔离双极器件的工艺流程；
2 隐埋层作用及选择原则；
3 外延层淀积考虑因素。
寄生pnp
埋层
半导体集成电路 平面双极集成电路工艺主要采用PN结隔离，主要有：
标准埋层双极晶体管（SBC) 收集区扩散绝缘双极晶体管（CDI) 三扩散层双极晶体管（3D）
备注：STTL :SCHOTTKY TRANSISTOR-TRANSISTOR LOGIC；DTL : DIODE TRANSISTOR LOGIC；RTL : RESISTOR-TRANSISTOR LOGIC；ECL : EMITTER-COUPLED LOGIC
半导体集成电路
10 反刻铝
半导体集成电路 N+集电 极
LAYOUT VIEW 埋层
P+基区
N+发 射区
集成电路四大基本工艺
集成电路是一种微型化的电子器件，其制造过程需要经过多个复杂的工艺流程。
其中，氧化、光刻、掺杂和沉积是集成电路制造中的四大基本工艺。
首先，氧化工艺是在半导体片上形成一层绝缘层，以保护芯片内部的电路。
这一步骤通常使用氧气或水蒸气等氧化物来进行。
通过控制氧化层的厚度和质量，可以确保芯片的可靠性和稳定性。
其次，光刻工艺是将掩膜版上的图形转移到半导体晶片上的过程。
该工艺主要包括曝光、显影和刻蚀等步骤。
在曝光过程中，光线通过掩膜版照射到晶片表面，使光敏材料发生化学反应。
然后，显影剂将未曝光的部分溶解掉，留下所需的图案。
最后，刻蚀剂将多余的部分去除，得到所需的形状和尺寸。
第三，掺杂工艺是根据设计需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触电极等元件。
该工艺通常使用离子注入或扩散等方法来实现。
通过精确控制掺杂的深度和浓度，可以调整材料的电学性质，从而实现不同的功能。
最后，沉积工艺是在半导体片上形成一层薄膜的过程。
该工艺通常使用化学气相沉积(CVD)或物理气相沉积(PVD)等方法来实现。
通过控制沉积的条件和参数，可以得到具有不同结构和性质的薄膜材料。
这些薄膜材料可以用于连接电路、形成绝缘层等功能。
综上所述，氧化、光刻、掺杂和沉积是集成电路制造中的四大基本工艺。
这些工艺相互配合，共同构成了集成电路复杂的制造流程。
随着技术的不断进步和发展，这些工艺也在不断地改进和完善，为集成电路的发展提供了坚实的基础。
集成电路三大核心工艺技术
集成电路三大核心工艺技术集成电路（Integrated Circuit，IC）是将电子元器件（如晶体三极管、二极管等）及其元器件间电路线路集成在一片半导体晶圆上的电子器件。
它的核心工艺技术主要包括晶圆加工工艺、印刷工艺以及封装工艺。
晶圆加工工艺是指对半导体晶圆进行切割、清洗、抛光等处理，形成器件所需要的晶圆片。
其中，切割工艺是将晶体生长过程中形成的硅棒切割成特定的薄片晶圆，通常采用钻石刀进行切割。
清洗工艺则是将晶圆片进行化学清洗，以去除表面的污染物和杂质。
抛光工艺是对晶圆片进行抛光处理，以平整晶圆表面。
印刷工艺是将电子元器件的电路线路印刷在晶圆上，形成集成电路的功能电路。
其中，最常用的是光刻工艺。
光刻工艺是将光刻胶涂在晶圆上，然后通过光刻机将设计好的电路图案投射在光刻胶上，形成光刻胶图案。
然后，用化学溶液浸泡晶圆，使得光刻胶图案中的未暴露部分被溶解掉，形成电路图案。
此外，还有电子束曝光和X射线曝光等印刷工艺。
封装工艺是将半导体芯片密封在封装盒中，以保护芯片，并方便与外部连接。
常用的封装工艺有直插封装、贴片封装和球栅阵列封装（BGA）等。
其中，直插封装是通过铅脚将芯片插入插座中，然后通过焊接来固定芯片。
贴片封装是将芯片贴在封装基片上，然后通过焊接或导电胶来连接芯片和基片。
球栅阵列封装是将芯片翻转面朝下，焊接在基片上，并通过小球连接芯片和基片。
总结来说，集成电路的核心工艺技术主要包括晶圆加工工艺、印刷工艺以及封装工艺。
通过这些工艺，我们能够制造出高度集成、小型化的集成电路，为电子产品的发展提供了强大的支持。
随着科技的不断进步，集成电路的工艺技术也在不断发展，为我们的生活带来越来越多的便利和创新。
集成电路制造工艺流程
集成电路制造工艺流程1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 )晶体生长(Crystal Growth)晶体生长需要高精度的自动化拉晶系统。
将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。
采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。
多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。
然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。
此过程称为“长晶”。
硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。
硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。
切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing)切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。
然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。
包裹(Wrapping)/运输(Shipping)晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。
晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。
2.沉积外延沉积 Epitaxial Deposition在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。
现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。
外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。
过去一般是双极工艺需要使用外延层，CMOS技术不使用。
由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多采用。
9.晶圆检查Wafer Inspection (Particles)在晶圆制造过程中很多步骤需要进行晶圆的污染微粒检查。
集成电路器件工艺
材料工艺元件电路形式电路规模Si Si-Bipolar D, BJT, R, C, L TTL,ECL,CML LSI NMOS D,NMOS,R,C NMOS,SCL VLSI CMOS D,P/N-NMOS,R,C,L CMOS,SCL ULSI,GSI BiCMOS D, BJT, P/N-NMOS,R,C, L ECL,CMOS VLSI,ULSI 第四章集成电路器件工艺1Ge BiCMOS D, HBT, P/N-NMOS,R,C, L ECL/SCL,CMOS LSI,VLSIGaAs MESFET D,LD,PD,MESFET,R,C, L SCL LSI,VLSI HEMT D,LD,PD,HEMT,R,C, L SCL LSI,VLSI HBT D,LD,PD,HBT,R,C, L ECL,CML MSI,LSIInP HEMT D,LD,PD,HEMT,R,C, L SCL,CML MSI HBT D,LD,PD,HBT,R,C, L ECL,CML MSI几种IC工艺速度功耗区位图24.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4BiCMOS工艺34.1.1双极型硅工艺N +N +SiO 2BE C Metal PN-Isolation PN-Isolation P 12双极型硅的高速度、高跨导、低噪声及阈值易控制的特性，在高速数字通信系统中有着广泛的应用。
比较典型的有低噪声高灵敏度放大器、微分电路、振荡器等。
4N +Buried LayerP-图4.2P +N -P +3早期的双极型硅工艺：NPN 三极管1. B-E 结与基极接触孔之间的P 型区域而形成较大的基区体电阻2. 集电极接触孔下N 区域导致较大的集电极串联电阻3. 因PN 结隔离而形成较大的集电极寄生电容先进的双极型硅工晶体管水平与垂直尺寸减小：最短的发射极线宽小于0.5um,发射区与基区扩散深度和发射区下基区的厚度都小于100nm 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
GaAs工艺：HEMT工艺的三明治结构
图4.6
DPD-QW-HEMT的层结构
14
Main Parameters of the 0.3 μm Gate Length HEMTs
HEMT-Type Parameters
E-HEMT 0.5 V 200 mA/mm (Vgs = 0.8 V) 500 mS/mm 0.6 Ω ·mm 45 GHz
9
4.2 MESFET和HEMT工艺
随着III/V化合物特别是GaAs工艺的发展， 以MESFET和HEMT为基本元件的集成电路技术 也得到了很大发展。MESFET直接在外延衬底上 形成，而HEMT有复杂得多的层状结构。尽管如 此，它们可以通过一个相似的等效电路建立模 型，并具有相似的性能。对于电路设计者而言 ，它们都属于FET晶体管类型。
2
IC 材料、工艺、器件和电路
Silicon 硅
BiCMOS Si/Ge MESFET
GaAs 砷化镓 InP 磷化铟
HEMT HBT HEMT HBT
图4.1 几种IC工艺速度功耗区位图
3
4.1 4.2 4.3 4.4
双极型集成电路的基本制造工艺 MESFET和HEMT工艺 MOS工艺和相关的VLSI工艺 BiCMOS工艺
GaAs基同质结双极性晶体管并不具有令人满 意的性能
V o < I sw R L g mτ L
7
AlGaAs /GaAs基异质结双极性晶体管
○ ○ ○
E B C
(a) (b) 图4.3 GaAs HBT的剖面图(a)和能带结构(b)
8
GaAs 基 HBT InP 基 HBT Si/SiGe的HBT
4
4.1.1
B
pn-Isolation p+ np 1
双极性硅工艺
E
n+ n+ Buried Layer p-
早期的双极性硅工艺：NPN三极管
C
n+
Metal
SiO2
2
pn-Isolation p+
3
图4.2
5
先进的双极性硅工艺：NPN三极管
1.4
2 5
6
7
8
图4.2
6
4.1.2
HBT工艺
24
Al栅MOS工艺的栅极位错问题
图 4.10
25
铝栅重叠设计
栅极做得长，同S、D重叠一部分
图 4.11
26
铝栅重叠设计的缺点
z CGS、CGD都增大了。 z 加长了栅极，增大了管子尺寸，集成度 降低。
27
克服Al栅MOS工艺缺点的根本方法
将两次MASK步骤合为一次。让D，S和G 三个区域一次成形。这种方法被称为自对准 技术。
17
4.3 MOS工艺和相关的VLSI工艺
18
图4.7 MOS工艺的分类
19
认识MOSFET
G S
Gate
Poly
D
Oxide
n+
Leff LDrawn
n+
Source
Drain
p-substrate
LD
n+
n+
W
线宽(Linewidth), 特征尺寸(Feature Size)指什么？
20
MOS工艺的特征尺寸 (Feature Size)
特征尺寸: 最小线宽 b .3.1 PMOS工艺
早期的铝栅工艺
1970年前，标准的MOS工艺是铝栅P沟道。
图 4.9
22
铝栅PMOS工艺特点：
z 铝栅，栅长为20μm。 z N型衬底，p沟道。 z 氧化层厚1500Å。 z 电源电压为-12V。 z 速度低，最小门延迟约为80∼100ns。 z 集成度低，只能制作寄存器等中规模集成电 路。
10
4.2 MESFET和HEMT工艺
GaAs工艺：MESFET
金锗合金 欧姆
欧姆
肖特基
图4.4 GaAs MESFET的基本器件结构
11
MESFET
增强型和耗尽型 减小栅长 提高导电能力
12
GaAs工艺：HEMT
大量的可高速迁移的电子
图4.5 简单HEMT的层结构 栅长的减小
28
自对准技术与标准硅工艺
1970年，出现了硅栅工艺(采用了自对准技术）。 多晶硅 Polysilicon，原是绝缘体，经过重扩散，增加 了载流子，可以变为导体，用作电极和电极引线。
D-HEMT -0.7 V 180 mA/mm (Vgs = 0 V) 400 mS/mm 0.6 Ω ·mm 40 GHz
15
Vth Idsmax Gm Rs fT
表 4.2 : 0.3 μm 栅长HEMT的典型参数值
不同材料系统的研究
GaAs InP SiGe
16
与Si三极管相比，MESFET和HEMT的缺点为: 跨导相对低; 阈值电压较敏感于有源层的垂直尺寸形状和 掺杂程度； 驱动电流小 阈值电压变化大：由于跨导大，在整个晶圆 上，BJT的阈值电压变化只有几毫伏，而 MESFET，HEMT由于跨导小，要高十倍多。
23
Al栅MOS工艺缺点
制造源、漏极与制造栅极采用两次掩膜步骤 不容易对齐。这好比彩色印刷中，各种颜色 套印一样，不容易对齐。若对不齐，彩色图 象 就 很 难 看 。 在 MOS 工 艺 中 ， 不 对 齐 的 问 题，不是图案难看的问题，也不仅仅是所构 造的晶体管尺寸有误差、参数有误差的问 题，而是可能引起沟道中断，无法形成沟 道，无法做好晶体管的问题。
第四章 集成电路器件工艺
4.1 4.2 4.3 4.4 双极型集成电路的基本制造工艺 MESFET和HEMT工艺 MOS工艺和相关的VLSI工艺 BiCMOS工艺
1
表 4.1
材料
第四章 集成电路器件工艺
工艺 Si-Bipolar NMOS CMOS 器件 D, BJT, R, C, L D, NMOS, R, C D, P/N-MOS, R, C D, BJT, P/N-MOS, R, C D, HBT/HEMT D, MESFET, R, C, L D, E/D-HEMT, R, C, L D, HBT, R, C, L D, HEMT, R, C, L D, HBT, R, C, L 电路形式 TTL, ECL,CML NMOS, SCFL CMOS, SCFL ECL, CMOS ECL/SCFL SCFL SCFL ECL, CML SCFL, CML ECL, CML 电路规模 LSI VLSI ULSI, GSI VLSI,ULSI LSI LSI, VLSI LSI, VLSI MSI, LSI MSI MSI