第8章 PCI总线标准..
PCI总线
2
1.1 PCI总线的特点
• 1．高性能 • 2．猝发传输模式 • 3．不受微处理器限制 • 4．采用总线主控和同步操作 • 5. 减少存取延迟 • 6．适用于各种机型 • 7．兼容性强 • 8．低成本、高效益 • PCI的芯片采用超大规模集成电路，节省布线空间，为微机的小型化和多功能化提
• 对于5V PCI标准连接器而言，如果PCI适配卡仅支持32位操作，则只用到管脚B1/Al 到B62/A62，管脚B63/A63到B94/A94只用于64位PCI适配卡。
• PCI局部总线的信号线共有100根，在一个PCI应用系统中，有主设备和从设备。从 设备至少需要47根信号线，主设备则需要49根信号线。利用这些信号线可以处理数 据、地址，实现接口控制、仲裁及系统功能。下面按功能分组说明5V PCI标准连接 器的引脚意义。
• 桥也叫桥连器，是一个总线转换部件，其功能是连接两条计算机总线，使总线间相互通讯。它可以 把一条总线的地址空间映射到另一条总线的地址空间，可以使系统中每一台总线主设备（Master） 能看到同样的一份地址表。
• 在PCI规范中，提出了三种桥的设计： • （1）主桥，就是CPU至PCI的桥。 • （2）标准总线桥，即PCI至标准总线如ISA、EISA、微通道之间的桥。例如INTEL设计的SATUNG
微型计算机原理与接口技术
PCI总线
• 随着微型计算机技术的广泛应用和不断发展，无论是办公自动化还是工业应用，对 微型计算机性能的要求都越来越高。在CPU从80286发展到386、486及目前的 Pentium水平的情况下，其数据宽度及工作频率也在不断提高。
PCI标准
PCIPCIPCI总线系统要求有一个PCI控制卡，它必须安装在一个PCI插槽内。
这种插槽是目前主板带有最多数量的插槽类型，在当前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽。
根据实现方式不同，PCI控制器可以与CPU 一次交换32位或64位数据，它允许智能PCI辅助适配器利用一种总线主控技术与CPU并行地执行任务。
PCI允许多路复用技术，即允许一个以上的电子信号同时存在于总线之上。
普通PCI总线带宽一般为133MB/s(在32bit/33Mhz下)或者266MB/s（在32bit/66Mhz下）。
对于普通的声卡、百兆网卡、Modem 卡等扩展设备一般使用的是133MB/s的传输速率，这种设备的金手指特征一般是与PCI插槽对应（长-短），而对于部分PCI显卡、千兆网卡、磁盘阵列卡、USB2.0或者火线卡等需要较高带宽的PCI设备一般可以使用266MB/s的带宽，这种设备的特征是金手指一般是三段式（短-长-短）。
至于设备是否工作在66Mhz下可以通过软件everest查看，在PCI设备栏中选中需要观察设备并查看“66Mhz操作”是否为“已支持”，如果显示为“不支持”则表示这个设备最多只能使用133MB/s的带宽。
Intel在2001年春季的IDF上，正式公布了旨在取代PCI总线的第三代I/O技术，该规范由Intel支持的AWG(Arapahoe Working Group)负责制定。
2002年4月17日，AWG正式宣布3GIO1.0规范草稿制定完毕，并移交PCI-SIG（PCI特别兴趣小组，PCI-Special Interest Group）进行审核。
开始的时候大家都以为它会被命名为SerialPCI(受到串PCI行ATA的影响)，但最后却被正式命名为PCI Express，Express意思是高速、特别快的意思。
PCI总线是一种不依附于某个具体处理器的局部总线。
pcie规范
pcie规范PCIe（Peripheral Component Interconnect Express）是一种高速串行总线规范，用于在计算机系统中连接各种外部设备和扩展卡。
PCIe是一种基于总线结构的互联技术，它提供了更高的带宽和更快的数据传输速度，以满足现代计算需求日益增长的需求。
本文将详细介绍PCIe规范，包括其历史、特点、工作原理以及应用领域。
PCIe的历史可以追溯到1992年，当时英特尔、IBM和康柏就开始开发PCI（Peripheral Component Interconnect）总线规范，用于取代传统的ISA和VLB总线。
PCI总线规范在1993年发布，迅速成为标准计算机接口，并在20世纪90年代普及开来。
然而，随着计算机性能的不断提升和多媒体、网络等应用的广泛应用，PCI总线的带宽和性能已经无法满足需求。
为了提供更高的带宽和更快的数据传输速度，PCI-SIG（PCI Special Interest Group）于2004年发布了PCI Express规范，即PCIe 1.0版本。
PCIe采用了全新的串行总线结构，以替代传统的并行总线。
相较于PCI总线，PCIe具有更高的数据传输速度、更低的延迟、更高的带宽和更好的可伸缩性。
PCIe的特点主要体现在以下几个方面：1. 高速传输：PCIe提供了多个版本，每个版本都有不同的数据传输速率。
当前最常见的PCIe 3.0版本，具有每条通道8 Gbps的传输速度，每条通道相当于一个全双工的高速通道。
2. 可伸缩性：PCIe采用点对点连接的拓扑结构，每个设备都有一个独立的通道，与其他设备无冲突。
这种可伸缩性使得PCIe可以支持大量的设备以及更复杂的系统架构。
3. 低延迟：由于PCIe采用了串行传输，相较于并行总线具有更低的延迟，能够更快地处理数据。
4. 热插拔支持：PCIe支持热插拔特性，即可以在计算机运行时插入或拔出设备，而不需要重启计算机。
PCI总线标准协议(中文版)
8.4.2 PCI总线信号定义在一个PCI应用系统中，如果某设备取得了总线控制权，就称其为"主设备"；而被主设备选中以进行通信的设备称为"从设备"或"目标节点''。
对于相应的接口信号线，通常分为必备的和可选的两大类，为了进行数据处理、寻址、接口控制、仲裁等系统功能， PCI接口要求作为目标的设备至少需要47条引脚，若作为主设备则需要49条引脚。
下面对主设备与目标设备综合考虑，并按功能分组将这些信号表示在图8．19中。
其中，必要的引脚在左边，任选的引脚在右边。
一．信号类型说明图8．19 PCI引脚示图为了叙述方便，将PCI信号按数传方向及驱动特性划分为五种类型，各种类型的规定 如下：in：输入信号。
out：输出驱动信号。
t/s：表示双向三态输入／输出驱动信号。
s／t／s：持续三态（Sustained Tri-State），表示持续的并且低电平有效的三态信号。
在某一时刻只能属于一个主设备并被其驱动。
这种信号从有效变为浮空（高阻状态）之前必须保证使其具有至少一个时钟周期的高电平状态。
另一主设备要想驱动它，至少要等到该信号的原有驱动者将其释放（变为三态）一个时钟周期之后才能开始。
同时，如果此信号处于持续的非驱动状态时，在有新的主设备驱动它之前应采取上拉措施，并且该措施必须由中央资源提供。
o/d：漏极开路（Open Drain）可作线或形势允许多个设备共同使用，二． PCI总线信号定义PCI总线的信号线共有100根，下面按功能分组进行说明。
1．系统引线CLK in：时钟输入，为所有PCI上的接口传送提供时序。
其最高频率可达66MHz，最低频率一般为0（DC），这一频率也称为PCI的工作频率。
对于PCI的其他信号，除、、、之外，其余信号都在CLK的上升沿有效（或采样）。
in：复位，用来使PCI专用的特性寄存器和定时器相关的信号恢复规定的初始状况。
第8章 PCI总线标准
18:09
华中科技大学计算机学院
13
8.1.3
PCI插槽和扩展卡 PCI插槽和扩展卡
PCI插槽 1. PCI插槽
18:09
华中科技大学计算机学院
14
2.PCI插卡 2.PCI插卡 PCI
5V32位PCI卡尺寸 位 卡尺寸
18:09
华中科技大学计算机学院
15
8.2
PCI总线命令及总线协议 PCI总线命令及总线协议
18:09
华中科技大学计算机学院
8
C/BE[3:0]#： T/S， C/BE[3:0]#： T/S，总线命令和字节使能 多路复用信号线 多路复用信号线 PAR： T/S，针对AD[31:00]和C/BE[3:0]# PAR： T/S，针对AD[31:00]和 AD[31:00] 进行奇偶校验 校验位. 奇偶校验的 进行奇偶校验的校验位.
18:09
华中科技大学计算机学院
9
3）接口控制信号
FRAME# ：S/T/S：帧周期信号,帧有效周期表示一次传输的开 S/T/S：帧周期信号,帧有效周期表示一次传输的开 始和持续。 始和持续。 S/T/S：主设备准备好信号( IRDY# ：S/T/S：主设备准备好信号(Initiator Ready) S/T/S：从设备准备好信号( TRDY# ：S/T/S：从设备准备好信号(Target Ready) TRDY#同时有效 才能从主设备传送数据到从设备。 同时有效, 注: IRDY#, TRDY#同时有效,才能从主设备传送数据到从设备。 S/T/S：从设备发出的要求主设备终止当前的数据传 STOP# ：S/T/S：从设备发出的要求主设备终止当前的数据传 送的信号。 送的信号。 LOCK#： S/T/S： LOCK#： S/T/S：锁定信号 IDSEL：IN，初始化设备选择信号（片选信号） IDSEL：IN，初始化设备选择信号（片选信号） S/T/S，设备选择信号， DEVSEL# ：S/T/S，设备选择信号，由从设备驱动
微机原理及接口第八章习题解答
“微机系统原理与接口技术”第八章习题解答（部分）1. 什么叫总线和总线操作？为什么各种微型计算机系统中普遍采用总线结构？答：总线是模块与模块之间传送信息的一组公用信号线；而模块间信息传送时与总线有关的操作统称为总线操作；模块间完成一次完整信息交换的时间称为一个总线操作周期。
总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩展和升级变得高效、简单、易行。
因此微型计算机系统中普遍采用总线结构。
2．微机总线有哪些种类？其数据传输的主要过程是什么？答：微机中目前普遍采用的总线标准包括系统内总线标准和系统外总线标准两类：系统内总线标准一般指微机主板插槽（系统扩展板）遵循的各种标准，如PC/XT总线标准、ISA 总线标准（PC/AT总线标准）、VL总线标准（VESA具备总线标准）、PCI局部总线标准等；系统外总线标准指系统互连时遵循的各种标准，多表现为微机对外的标准接口插头，有时也称为接口标准，如EIA RS-232异步串行接口标准、USB通用串行接口标准、IEEE-488通用并行接口标准等。
一个总线操作周期一般分为四个阶段，即：总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
在含有多个主控制器的微机系统中，这四个阶段都是必不可少的；而在仅含一个主控制器的单处理器系统中，则只需要寻址和传数两个阶段。
3．计算机系统与外部设备之间相互连接的总线称为系统外总线（通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为片内总线。
4．一次总线的信息传送过程大致可以分为4个阶段，依次为总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
8．同步总线有哪些优点和缺点？主要用在什么场合？答：同步并行总线时序是指总线上所有信号均以同步时钟为基准，所有接在总线上的设备的信息传输也严格与同步时钟同步。
同步并行总线的优点是简单、易实现；缺点是无法兼容总线上各种不同响应速度的设备，因为同步时钟的速度必须以最慢的响应设备为准，这样总线上的高速设备将无法发挥其高速性能。
pci总线结构介绍
PCI总线简介
PCI是外围设备互连（Peripheral Component Interconnect）的简称 ，作为一种通用的总线接口标准，它在目前的计算机系统中得到了非常 广泛的应用。PCI提供了一组完整的总线接口规范，其 目的是描述如何 将计算机系统中的外围设备以一种结构化和可控化的方式连接在一起， 同时它还刻画了外围设备在连接时的电气特性和行为规约，并且详细定 义了计 算机系统中的各个不同部件之间应该如何正确地进行交互。 pci总线在x86体系中比较常见，在arm体系的cpu里基本没有pci总线
PCI配置寄存器
（一）pci配置寄存器 每个pci设备都有一个私有的至少256字节的地址空间，前64字节是标准 的（每个pci设备都有），后面的空间依赖设备来配置。 配置寄存器里包含了如下信息： 1.此pci设备的设备信息,如厂商id，设备id等 2.此设备工作时需要的io地址和mem地址起始地址以及长度 3.设备的irq号等 （二）配置寄存器的作用 1.linux内核启动时会从pci设备的配置寄存器里读取内存/IO起始地址 以及irq，并把这些信息赋值给struct pci_dev的相应成员； 2.pci驱动也会读写配置寄存器获得/保存设备相关的信息。 （三）配置寄存器的初始化 系统启动时，BIOS会为每个pci设备分配内存、IO空间以及irq号，并写 入相应pci设备的配置寄存器里去。
物理结构
设备注册
资源分配 设备和驱动的匹 配方式
驱动和设备的匹配
当调用pci_register_driver(struct pci_driver *drv)时，系统会 遍历pci总线上的所有的pci设备，并拿每个pci设备来和驱动进行匹配： pci_bus_match->pci_match_device->pci_match_one_device
PCI标准规范
总线的布线有什么特殊要求PCI总线的布线有什么特殊要求 作者:kyoman_hu 来自:中国PCB技术网论坛 时间:2004-12-27我们可以从下面的几点来分析一下PCI：1 首先，PCI系统是一个同步时序的体统，而且是Common clock方式进行的。
2 PCI的电平特点是依靠发射信号叠加达到预期的电平设计。
3 PCI系统一般是多负载的情况，一个PCI的桥片最多按照PCI的规范可以带6个负载（好像一般系统也不会操作5个）。
4 PCI的拓扑结构可以是菊花链等多种拓扑结构，选择什么样的拓扑结构需要根据系统的布局和仿真结果进行设计。
5 另外PCI的AD信号线是双向的，需要在布局和仿真的时候关注PCI的slave和Master 之间的关系。
指导了上面的几个问题我们可以根据PCI规范以及PCI的仿真结果大致得到下面的几个约束：1 PCI的各个时钟之间的Skew不要大于2ns。
2 PCI的flight time不要超过10ns（自己拿一个系统计算就知道为什么这样规定了），这个是针对33M PCI进行越是的，这个延时只的信号从一个设备传输到另一个设计后，经过反射回到最初的芯片的传输延时，包括，PCB走线延时，和因为驱动器buffer（包括拓扑）造成的信号畸变的延时。
3 PCI的阻抗设计需要根据实际的系统进行仿真决定，PCI规范的推荐值在50－110ohm之间。
4 需要考虑一些特殊的信号走线的延时，比如REQ＃。
可以查一下规范我记着应该有特殊的要求。
5 PCI规范上面规定的2.5"和1.5"的大小那是为了规范各个不同的PCI厂家的规范进行的。
如果你在系统的板上面进行设计，只要计算的时序满足要求就可以了。
6 如果存在PCI的桥片，这些桥片一般都会通过PLL或者DLL的时钟调节PCI设计的setup 和hold时间，这些时钟的处理可以根据实际的芯片进行调整，一般的要求是延时和PCI CLk 的一样，记住这里的延时不仅仅是指PCB走线的延时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCI总线传输的一般规则：
(1) FRAME# 和IRDY#信号定义了总线的忙/ 闲状态。 (2) 一旦FRAME#信号被置为无效，在同一传 输期间不能重新设置。 (3) 除非设置了IRDY#信号有效，一般情况下 不能设置FRAME#信号无效。 (4) 一旦主设备设置了IRDY#信号，直到当前 数据期结束为止，主设备一般不能改变 IRDY#信号和FRAME#信号的状态。 (5) 在完成最后一个数据期之后的时钟周期， 主设备必须使IRDY#信号无效。
2. 配置空间访问的类型
0类配置空间访问
• 对（正在运行的）当前PCI总线上的目标设备配置 寄存器所进行的访问。 • 被配置访问的目标设备必须在地址期采样到其 IDSEL输入信号有效，并且AD[1∶0]必须为00。 • 地址期，AD[10∶8]用于选择物理设备的八种功能 之一。AD [7∶2]为选择该功能设备的配置寄存器 号(双字号）；AD[1∶0]必须为00。 • 数据期，AD[31∶0]传送的是配置读/写数据
图8.1 PCI总线接口信号
2.地址与数据接口信号
1.
AD[31:00] T/S：它们是地址、数据多路复用的输入/输出信号 在FRAME#有效的第1个时钟，AD[31:00]上传送的是32位地址，称为 地址期。
2.
在IRDY#和TRDY#同时有效时，AD[31:00]上传送的为32位数据，称为 数据期。注: 一次总线传输=地址期+数据期+数据期+…
C/BE[3:0]# T/S：它们是总线命令和字节使能多/BE[3:0]#进行奇偶校验的校验位.
3.接口控制信号
FRAME# S/T/S：帧周期信号,帧有效周期表 示一次传输的开始和持续。Cycle Frame) IRDY# S/T/S：主设备准备好信号(Initiator Ready) TRDY# S/T/S：从设备准备好信号(Target Ready) 注: IRDY#, TRDY#同时有效,才能从主设备传送 数据从设备. STOP# S/T/S：从设备发出的要求主设备终 止当前的数据传送的信号。 LOCK # S/T/S：锁定信号 IDSEL IN：初始化设备选择信号 DEVSEL# S/T/S：设备选择信号
举例1：基址寄存器的值=FFFFFF01h =11111111111111111111111100000001b
位0=1，表示是一个I/O地址空间映射 位[31:2] 第一个为1的是位8，表示映射的I/O空
间为256。 这意味着I/O映射的基地址应该起始于256的整 数倍。
(4)基址寄存器(BADR)
PCI设备的配置空间可以在微处理器决定的地址 空间中浮动，以便简化设备的配置过程。 • 地址映射:系统初始化代码在引导操作系统之前， 必须建立一个统一的地址映射关系，以确定系统 中有多少存储器和I/O控制器，它们需要占用多 少地址空间。当确定这些信息之后，系统初始化 代码便可以把I/O控制器映射到合理的地址空间 并引导系统。 • 基址寄存器:为了使这种映射能够做到与相应的 设备无关，在配置空间的头区域中安排了一组供 映射时使用的基址寄存器。
8.1.2 PCI信号定义
主设备:取得总线控制权的设备. 从设备:被主设备选中进行数据交换的设备. 信号类型: IN 单向输入信号,OUT:单向输出信号 T/S:双向三态输入/输出信号. S/T/S:持续且低电平有效的三态信号(主设备产生). O/D: 漏极开路. #: 低电平有效 1.系统接口信号 • CLK IN：PCI系统总线时钟。最高 33MHz/66MHz，最低0Hz。 PCI大部分信号在 CLK的上升沿有效。 • RST#: IN 复位信号
PCI总线上的所有传输操作中，FRAME#、 IRDY#、TRDY#和STOP#遵循的规则：
1. 当STOP#信号有效时，FRAME#应该在其后的2~3个 时钟周期内尽快撤消，但撤消时应使IRDY#有效， 从设备应无条件的保持STOP#的有效状态直到 FRAME#撤消为止。FRAME#撤消后，STOP#也应该 紧跟着撤消。 2. 在任何时钟的上升沿，如果STOP#和TRDY#同时有 效，就表示是传输的最后周期，IRDY#要在下一 个时钟的上升沿之前撤消，表示传输的结束。 3. 对于被目标设备终止的传输，主设备要继续完成 它，就必须用下一个未传输的数据的地址来重试 访问。
4．PCI总线的驱动与过渡
• 从一个设备驱动总线到另一个设备驱动PCI总线之 间设置一个过渡期，又称为交换周期，以防止总 线访问冲突。 • 在每个地址（数据）期中，所有的AD线都必须被 驱动到稳定的状态（数据），包括那些字节使能 信号表明无效的字节所对应的AD线。
5．设备选择
• 注意: DEVSEL#与FRAME#、TRDY#的关系，
8. 高速缓存支持信号
SBO#: IN/OUT：试探返回信号。 SDONE# IN/OUT：查询完成信号。
8.2 PCI 总线命令及总线协议 8.2.1. PCI总线命令
8.2.2 PCI总线协议
1．PCI总线的传输控制遵循的管理规则:
FRAME#、IRDY#和TRDY#信号控制PCI总线的数据传输。 FRAME#和IRDY#两个信号的配合构成总线状态： 11空闲、00数据、 01等待状态、10最后一个数据。
1. 如果要访问的总线号既不同于桥的第 二级总线号，也不在桥的第二级总线 号的下级总线范围内，那么桥将忽略 本次访问。 2. 如果总线号不同于桥的第二级总线， 但在桥的第二级总线号的下级总线范 围内，那么桥将本次访问作为1类配 置访问传递给第二级总线。配置命令 从第一级传递到第二级C/BE总线。 3. 如果总线号与桥的第二级总线号相同， 那么桥将本次访问作为0类配置访问 传递给第二级总线。AD[10:2]直接从 桥的第一级传递到第二级AD总线。 AD[15:11 ]的设备号用于选择第二级 总线上哪个设备的IDSEL信号有效。 配置命令从第一级传递到第二级C/BE 总线。
2.PCI总线的寻址
(1) I/O地址空间
• 在I/O地址空间，32位AD线全部被用来提供一个完整的地 址编码（字节地址）。��� • AD[1:0]和C/BE[3:0]指明传输的最低有效字节。
(2) 内存地址空间
3．字节对齐
• PCI总线上不能进行字节的交换。但是，具有64位 通道的主设备可以进行DWORD（双字）的交换。主 设备可以在每个新数据期开始的时钟前沿改变字 节使能信号，且在整个数据期中保持不变。
第8章 PCI局部总线
PCI总线概述 总线命令及总线协议
PCI总线的数据传输
总线仲裁与总线配置
PCI总线控制芯片S5933
PCI总线的特点：
1)高传输效率:133~266MB/S 2)支持突发传输(顺序读/写一批数据) 3)独立于处理器(不依附于某个具体处理器) 4)支持两种电压下的扩展卡(5V,3.3V) 5)支持多总线主控方式 6)存取时间延迟小 7)数据的完整性和可靠性 8)具有即插即用功能(自动选择未使用中断和地址) 9)合理的管脚安排
0/1类配置空间访问时在AD总线的地址期 内出现在AD总线上的信息格式：
0类访问 ：
31 10 7 0
保留
功能编号
寄存器编号
00
一类访问：
31 23 15 10 7 0
保留
总线编号
设备编号
功能编号
寄存器编号
01
1类配置空间访问
• 对（通过PCI/PCI桥连接的）下一级PCI总线上的目标设备 （配置寄存器）所进行的访问。 • 地址期：AD[10∶8]用于选择物理设备的八种功能之一。 AD [7∶2]为选择该功能设备的配置寄存器号；AD[15∶11] 用于选择第二级总线上的某个设备的IDSEL信号有效， AD[23∶16] 放总线号，AD[1∶0]必须为01。 • 一旦PCI/PCI桥检测到1类配置访问，就有三种情况，须分 别进行处理。 • 桥片中也有桥配置空间寄存器，存放有总线号和次级总线 号等信息。
PCI设备的配置空间为即插即用(PnP)提供支持，完 全实现设备的再定位。 • PCI设备是一个物理设备，包括嵌入在PCI总线上的 PCI器件或者是插入PCI插槽上的PCI卡 • PCI功能是一个PCI物理设备可能包含的具有独立功 能的逻辑设备，一个PCI设备可以包含1～8个PCI功 能。如：一个PCI卡上可以包含一个独立的打印机 模块，两个独立的数据采集器和一个独立的RS-485 通信模块等。PCI规范要求每个功能都配备一个 256B(64DW) 的配置空间。
在系统启动的时候由BIOS代码执行设备配置。 一旦即插即用OS（如Windows2000）启动后， 控制就传递给OS，OS接管设备管理。 定义一个PCI设备配置空间的目的在于提供一 套适当的配置措施，使之实现完全的设备再 定位而无需用户干预安装、配置和引导，并 由与设备无关的软件进行系统地址映射。 所有PCI设备都必须实现PCI协议规定必需的 配置寄存器，以便系统加电的时候利用这些 寄存器的信息来进行系统配置。对PCI的配置 访问实际上就是访问设备的配置寄存器。
无DEVSEL#信号时的处理。
8.3 PCI总线的数据传输过程 8.3.1．总线上的读操作
等待 等待 4读数据 等待 6读数据 8最后读
交换期
从设备
提供
8.3.2 总线上的写操作
3,4写数据 5,6,7等待 8最后
8.3.3 传输的终止过程
1.由主设备提出的终止 (1) 传输结束 (2) 超时(GNT#信号在内部延时计数器满后仍无效) 撤消FRAME#，建立IRDY#，直到TRDY#有效 后传输完最后一个数据。 2.由从设备提出的终止(发出STOP#信号) (1) 死锁后重试 (2) 断开（8个时钟周期内从设备不能对主设备做出 响应）。 发出STOP#信号并保持其有效，直到FRAME#撤 消为止。