数字电子技术智慧树知到答案章节测试2023年中国农业大学
数字电子技术(山东联盟-潍坊科技学院)知到章节答案智慧树2023年
数字电子技术（山东联盟-潍坊科技学院）知到章节测试答案智慧树2023年最新第一章测试1.数字信号比模拟信号更易于存储、加密、压缩和再现。
参考答案:对2.下列一组数中的最大数为（）参考答案:（10010001）8421BCD3.在R进制数中，字符的取值范围为（）参考答案:0~R-14.在( )输入情况下，“与非”运算的结果是逻辑0。
参考答案:全部输入是15.逻辑函数 =（）。
参考答案:B第二章测试1.图1-68所示电路中均为CMOS门，多余输入端接错的是（）参考答案:D;A;B2.对CMOS门电路，以下说法正确的是 ( )。
参考答案:噪声容限与电源电压有关;输入端悬空会造成逻辑出错;输入端接510Ω的小电阻到地相当于接低电平3.下列各种门中，输入、输出端可互换使用的是( )参考答案:CMOS传输门4.设图1-69所示电路均为CMOS门电路，实现功能的电路是（）。
参考答案:B;D5.对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式（）参考答案:互为对偶式第三章测试1.半加器与全加器的主要区别：是否考虑来自低位的进位。
参考答案:对2.超前进位加法器比串行进位加法器速度慢。
参考答案:错3.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
参考答案:错4.编码与译码是互逆的过程。
参考答案:对5.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
参考答案:错第四章测试1.触发器有两个状态，一个是稳态，一个是暂稳态。
参考答案:错2.存储8位二进制信息要4个触发器。
参考答案:错3.T触发器中，T=1时，触发器实现（）功能参考答案:翻转4.若JK触发器的现态为0，欲在CP作用后仍保持为0状态，则驱动方程应为（）参考答案:J=0,K=×5.已知R、S是由或非门构成的基本RS触发器的输入端，则约束条件为（）参考答案:RS=0第五章测试1.同步时序电路具有统一的时钟CP控制。
智慧树知到《数字电路与逻辑设计》章节测试答案
6、 若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( )
0111
0110
1000
0011
答案:1000
7、一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
0001
必然成立
必然不成立
不确定是否成立
答案: 必然成立
7、 在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（ ）；对于变量的任一组取值，全体最小项之和为（ ）。
0，0
0，1
1，0
1，1
答案: 0，1
8、 对任一逻辑式 Y，若将其中所有的与换成或，或换成与，0 换成 1 ，1 换成 0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式 。
奇偶校验
答案:编码
8、TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（ ）
00100000
11011111
11110111
00000100
答案:11011111
9、 一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。
错
答案:错
9、 由或非门构成的基本RS锁存器的约束条件是SDRD = 0 。
对
错
答案:对
10、 脉冲触发器比边沿触发器的的抗干扰性好。
对
错
答案:错
第六章
1、 8位移位寄存器可以存放( )位二进制代码。
4
8
16
256
数字电子技术(广东工业大学)智慧树知到答案章节测试2023年
绪论单元测试1.世界上第一块集成电路芯片诞生于1947年。
（）A:错B:对答案:A第一章测试1.4位二进制数的最大数是1111B（）A:对B:错答案:A2.4位八进制数的最大数是8888O（）A:错B:对答案:A3.4位十六进制数的最大数是FFFFH（）A:对B:错答案:A4.与4位二进制数的最大值等值的十进制数是15（）A:错B:对答案:B5.与4位八进制数的最大值等值的十进制数是4038（）A:对B:错答案:B6.与4位十六进制数的最大值等值的十进制数为65535（）A:错B:对答案:B7.二进制数(1011.11)2 的十进制数是11.3（）A:错B:对答案:A8.十进制数 (26.335)10 转换成二进制数是= (11010.011) 2（）A:错B:对答案:A9.(000101010000)8421BCD 是(150)10也是(96)16（）A:错B:对答案:B10.用 BCD 码表示十进制数(36)10 = ( 00110111)8421BCD（）A:对B:错答案:B第二章测试1.两个变量的异或运算和同或运算之间是反逻辑的关系。
（）A:错B:对答案:B2.代入定理中对代入逻辑式的形式和复杂程度有限制。
（）A:对B:错答案:B3.将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。
（）A:对B:错答案:B4.将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。
（）A:对B:错答案:A5.去掉无关项才能得到更简单的逻辑函数化简结果。
（）A:错B:对答案:A6.逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。
（）A:对B:错答案:B7.在逻辑代数中交换律和普通代数的运算规则是相同的。
（）A:错答案:B8.在逻辑代数中互补律和普通代数的运算规则是相同的。
（）A:对B:错答案:B9.反演定理是对任一逻辑式Y，若将式中与或互换、01互换，可以得到Y’ 。
数字电子技术(山东联盟-潍坊学院)知到章节答案智慧树2023年
数字电子技术(山东联盟-潍坊学院）知到章节测试答案智慧树2023年最新第一章测试1.十进制数25对应的八进制数为（）。
参考答案:312.八进制数34.5对应的二进制数为（）。
参考答案:011100.1013.与十进制数53.5等值的8421BCD码为（）。
参考答案:0101 0011.01014.与十进制数（12.5）10等值的二进制数为（）。
参考答案:1100.15.与八进制数(47.3)8等值的二进制数为（）。
参考答案:100111.0116.不同的数码只能用来表示数量的不同大小。
参考答案:错7.带有符号位的二进制负数的补码与原码相同。
参考答案:错8.格雷码具有任何相邻码只有一位码元不同的特性。
参考答案:对9.正数的反码是将符号位保持不变，其它各位都取反。
参考答案:错10.将8421BCD码加0011得到余3码，所以余3码也是一种恒权码。
参考答案:错第二章测试1.当逻辑函数有n个变量时,共有( )个变量取值组合?参考答案:2.逻辑函数F=A+B'+CD'的反函数F'= ( ）。
参考答案:A'B(C'+D)3.用卡诺图化简下列逻辑函数，最简表达式为（）。
参考答案:F(A,B,C,D)=A′B′+AC′+C′D +B′D′4.已知逻辑函数的真值表表所示,列出该函数的最小项表达式（）。
0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1参考答案:F=A'BC+AB'C+ABC'+ABC5.求一个逻辑函数F的对偶式,可将F中的( )。
参考答案:“·”换成“+”,“+”换成“·”;变量不变; 常数中“0”换成“1”,“1”换成“0”6.逻辑代数的三个重要规则是( ）。
参考答案:对偶规则; 代入规则; 反演规则7.逻辑代数最基本的逻辑关系有( )三种。
参考答案:非运算; 与运算; 或运算8.逻辑函数最小项的性质有（）。
数字电子技术II学习通课后章节答案期末考试题库2023年
数字电子技术II学习通课后章节答案期末考试题库2023年1.用ROM实现两个3位二进制数相乘的乘法器时,所需的容量为( )。
参考答案:26×6位2.一个存储矩阵有64行、64列,则存储阵列的存储容量为( )个存储单元。
参考答案:4K3.能实现线与逻辑功能的门电路是( )。
参考答案:CMOS漏极开路门4.模数转换器的转换精度与输出数字量的位数关系是( )。
参考答案:输出的数字量位数越多转换精度越高5.二进制译码器的作用是将输入的代码译成特定的信号输出。
参考答案:对6.如果要构成模52计数器,需要74LVC161( )片。
参考答案:27.关于时序电路与组合电路,下列说法错误的是( )。
参考答案:时序电路由触发器构成,不含组合电路8.下列电路,触发器在时钟信号CLK作用下,输出保持不变的是( )。
参考答案:图d9.常用的模数转换器中转换速度最快的是( )。
参考答案:并行比较型10.如下图所示的计数器在M=0时,为( )计数器。
参考答案:八进制11.如下图所示的计数器在M=1时,为( )计数器。
参考答案:七进制12.确定如下图所示计数器的模,它是( )。
参考答案:十进制计数器13.当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。
由竞争而可能产生输出干扰毛刺的现象称为冒险。
参考答案:对14.米利(Mealy)型时序逻辑电路的输出( )参考答案:与外部输入和内部状态都有关15.串行进位加法器的缺点是运算速度慢，优点是电路结构简单。
超前进位加法器的优点是运算速度快，缺点是电路结构复杂。
参考答案:对16.某触发器状态图如下,则该触发器为参考答案:T触发器17.当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。
参考答案:对18.三个D 触发器构成模8的同步二进制加法计数器的初态为101,经2016个时钟后,计数器状态为( )。
参考答案:10119.如图所示的数字逻辑部件。
数字电子技术课后习题答案(全部)
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.11.2.17.111.2.18.1.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binaryl二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII h ange美准码EBCDICExtende d BinaryCoded Decimal Interch ange Code 扩展二-十进制 1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略 1.5.2 11011101 1.5.3 01000101 1.5.4 11100110 补码形式 1.5.5 01111101 1.5.6 10001000 补码形式 1.5.7 11100010 补码形式 习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯, 210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ） ,（c ） , （d ）1011 1.7 （a ） 0, （b ） 1111 1.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16 = 118.7510 1.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 =137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.937510 1.11 2A 16 = 4210 = 2 = 528， B2F 16 = 286310 = 2 = 54578，D3.E 16 = 211.87510 = 11.11102 = 323.78， 1C3.F916 = 451 2510 = 011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15 （a ）23, （b ）440, （c ）2777 1.16 198610 = = 00011001100001108421BCD ， 67.31110 = 1.010012 = 01100111.0011000100018421BC D ，1.183410 = 1.0010112 = 0001.00011000001101008421BCD ， 0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421B CD = 01000110XS3 = 1011Gra y， 6.2510 = 0110.001001018421B CD = 1001.01011000XS3 = 0101.01Gray，0.12510= 0000.000100100101 = 0011.010001101000X S3 = 0.001 Gray8421BCD1.18 101102= 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421B CD = 010100118421B CD，11000011XS3 = 100100008421B CD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原=10110反=10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 = 10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 100001110000011010101101010010010011001111 1001110010000101000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 010001010110000100000011110101000000110010 01101010101111101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习2.2.1. F A B=⋅2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transis itor Transis tor Logic1.31 Complem entary Metal Oxide Semicod uctor1.32 高级肖特基TT L， 高级 肖特基T TL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TT L1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）6 2.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.18=⋅⋅⋅2.19 Y AB BC DE F=⋅⋅2.20 Y AB CD EF2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电 ，红灯亮。
Digital Logic Circuits 数字逻辑电路智慧树知到课后章节答案2023年
Digital Logic Circuits 数字逻辑电路智慧树知到课后章节答案2023年下南京理工大学南京理工大学第一章测试1.The number of values that can be assigned to a bit are ( )答案:twopared to analog systems, digital systems ( )答案:are less prone to noise3.The term bit means ( )答案:both answers (b) and (c)4. A quantity has continuous value is ( )答案:an analog quantity5.Verilog HDL is a ( )答案:computer language6. A category of digital integrated circuits having functions that can be altered isknown as fixed-function logic.答案:错7.Data are information only in numeric.答案:错8.Two broad types of digital integrated circuits are fixed-function andprogrammble.答案:对9.The nonrecurring engineering (NRE) cost for an ASIC design is normally low.答案:错10.There is an “invalid” region between the input ranges for logic 0 and logic 1答案:对第二章测试1.For the binary number 10000, the weight of the column with the 1 is ( )答案:162.The 2’s complement of 1000 is ( )答案:10003.The fractional binary number 0.11 has a decimal value of ( )答案:¾4.The number 1100 in BCD is ( )答案:invalid5.An example of an unweighted code is ( )答案:Gray code6.An example of an alphanumeric code is ( )答案:ASCII7.The overflow occurs when adding the following 8-bit two’s complementnumber:01011101+00110001答案:对8.The overflow does NOT occur when adding the following 8-bit two’scomplement number:10111111+11011111答案:对9.In general, we need at most bits to express the product when multiplying ann-bit number by an m-bit number.答案:错10.An addition overflows if the addends’ signs are the same but the sum’s sign isdifferent from the addends’.答案:对第三章测试1.The Boolean expression A. 1 is equal to ( ).答案:A2.The Boolean expression A + 1 is equal to ( ).答案:13.The Boolean equation AB + AC = A(B+ C) illustrates ( )答案:the distribution law4.The associative law for addition is normally written as ( )答案:(A + B) + C = A + (B + C)5. A Boolean expression that is in standard SOP form is ( )答案:has every variable in the domain in every term6.Adjacent cells on a Karnaugh map differ from each other by答案:one variable7.SOP standard form is useful for constructing truth tables or for implementinglogic in PLDs.答案:对8.Logic simplification is still useful in nowadays FPGA designs.答案:错9.In synthesis, a netlist will be generated to describe the circuit completely.答案:对10.In FPGA design, the step that “maps” the design from the netlist to fit it to atarget device is known as "programming".答案:错第四章测试1.The 74138 decoder can also be used as ( ).答案:a DEMUX2.Assume you want to decode the binary number 0011 with an active-LOWdecoder. The missing gate should be ( ).答案:a NAND gate3.To expand a 2-bit parallel adder to a 4-bit parallel adder, you must ( ).答案:use two 2-bit adders with the carry output of one connected to the carry input of the other4.If an hex-to-binary priority encoder has its 0, 3, 6, and 14 inputs at the activelevel, the active-HIGH binary output is ( ).答案:11105.The continuous assignmentassign OUT = select ? A : B;specifies the condition that OUT = ( )if select = 1, else OUT = ( )if select = 0.答案:A, B6.Consider the initial block in the following:initialbeginA = 0;B = 0;#10 A = 1;#20 A = 0; B = 1;EndThen at t = 30, A is changed to ( ) and B to ( ).答案:0,17.The initial statement executes only once, starting from simulation time 0,and may continue with any operations that are delayed by a given number of time units.答案:对8.In Verilog HDL, the definitions of modules are allowed to be nested.答案:错9.The value z represents an unknown logic value in Verilog HDL.答案:错10.In Verilog HDL, ~(1010) is (0101), and !(1010) is 0.答案:对第五章测试1. The output of a D latch will not change if ( ).答案:Enable is not active2.The D flip-flop shown will ( ).答案:toggle on the next clock pulse3.For the J-K flip-flop shown, the number of inputs that are asynchronous is( ).答案:24.Assume the output is initially HIGH on a leading edge triggered J-K flip flop.For the inputs shown, the output will go from HIGH to LOW on which clock pulse?答案:35.The time interval illustrated is called ( ).答案:t PLH6.The advantage of dynamic RAM over static RAM is that ( ).答案:it is simpler and cheaper7.An asynchronous reset signal will override the clock on a FF.答案:对8.In Verilog HDL, an initial behavioral statement executes only once.答案:对9.In a Moore model, the outputs of the sequential circuit are not synchronizedwith the clock.答案:错10.The output of the Mealy machine is the value that is present immediatelybefore the active edge of the clock.答案:对第六章测试1.To cause a D flip-flop to toggle, connect the ( ).答案:2. A 4-bit binary counter has a terminal count of ( ).答案:153.Assume the clock for a 4-bit binary counter is 80 kHz. The output frequencyof the fourth stage (Q3) is ( ).答案:5 kHz4. A 4-bit parallel-in/parallel-out shift register will store data for ( ).答案:1 clock period5.An advantage of a ring counter over a Johnson counter is that the ringcounter ( ).答案:is self-decoding6. A possible sequence for a 4-bit ring counter is ( ).答案:… 1000, 0100, 0010 …7. A divide‐by‐N-counter is a counter that goes through a repeated sequence ofN states, and it is also known as a modulo‐N counter.答案:对8.For counters with unused states, it is necessary to ensure that the circuiteventually goes into one of the valid states so that it can resume normaloperation.答案:对9.For transmission, data from a UART is sent in synchronous parallel form.答案:错10.The maximum modulus of a counter is , where n is the number of stages (flip-flops) in the counter.答案:错第七章测试1.Static RAM is ( ).答案:volatile read/write memory2. A nonvolatile memory is one that ( )答案:retains data without power applied3.The advantage of dynamic RAM over static RAM is that ( ).答案:it is simpler and cheaper4. A 4-bit parallel-in/parallel-out shift register will store data for ( ).答案:1 clock period5.When data is read from RAM, the memory location is ( ).答案:unchanged6.The first step in a read or write operation for a random access memory is to( ).答案:place a valid address on the address bus7.Address multiplexing can reduce the number of pins in the IC package.答案:对8.One of the major applications of SRAMs is in cache memories in computers.答案:对9.RAM is used in a computer to store the BIOS (Basic Input/Output System.答案:错10.Memory expansion is accomplished by adding an appropriate number ofmemory chips to the address, data, and control buses.答案:对第八章测试1.The number of comparators required in a 10-bit flash ADC is ( ).答案:10232.If an anti-aliasing filter is not used in digitizing a signal the recovery process( )答案:may include alias signals3.An anti-aliasing filter should have ( )答案:4. A reconstruction filter ( ).答案:all of the above5.The ( ) of the A/D converter determines how close the actual digital outputis to the theoretically expected digital output for a given analog input.答案:accuracy6.The ( ) of ADC is determined by the number of bits it uses to digitize an inputsignal.答案:resolution7.An ADC is an analog data component答案:错8. A higher sampling rate is more accurate than a lower sampling rate for agiven analog signal.答案:对9.Two types of DAC are the binary-weighted input and the R/2R ladder.答案:对10.The Integral Nonlinearity of an ADC defines the maximum deviation of theADC transfer function from the best-fit line.答案:对。
数字电子技术(山东联盟-山东建筑大学)智慧树知到答案章节测试2023年
绪论单元测试1.电子技术包括数字电子技术和模拟电子技术。
A:对B:错答案:A2.声音是离散量。
A:对B:错答案:B3.汽车数是离散量。
A:对B:错答案:A第一章测试1.数字集成电路的集成度是指每一芯片所包含的门的个数。
A:错B:对答案:B2.数字信号是在时间上离散但数值上连续的信号。
A:错B:对答案:A3.二值逻辑是用0、1来表示事物的大小关系。
A:对B:错答案:B4.逻辑变量的取值，１比０大。
A:对B:错答案:B5.格雷码具有任何相邻码只有一位码元不同的特性。
A:对B:错答案:A6.十进制数24转换为二进制数，结果为。
A:11000B:10100C:10010答案:A7.8421BCD码00010111表示的十进制数是。
A:27B:13C:23D:17答案:D8.事件的全部条件都满足事件才发生，表示的是逻辑。
A:与B:或C:与非D:非答案:A9.逻辑函数的真值表、逻辑函数表达式、逻辑图、波形图及卡诺图之间可以相互转换。
A:错B:对答案:B10.逻辑函数的输入全部为0时，输出为1，表示的是逻辑。
A:与非B:或C:与D:或非答案:A第二章测试1.真值表和卡诺图都具有唯一性。
A:错B:对答案:B2.已知下列结果中正确的是。
A: Y＝AB:Y＝A＋BC:Y＝B答案:B3.一个3输入表决电路，只有3个输入都为0，输出才为1，则该电路的逻辑关系是。
A:或非B:与非C:与答案:A4.函数F(A,B,C)=AB+BC+AC的最小项表达式为。
A:F(A,B,C)=∑m（2，4，6，7）B:F(A,B,C)=∑m（0，2，3，4）C:F(A,B,C)=∑m（0，2，4）D:F(A,B,C)=∑m（3，5，6，7）答案:D5.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
A:对B:错答案:B6.逻辑函数的卡诺图如图所示，其最简表达式为A:B:C:D:答案:AB7.下列逻辑表示式正确的是。
A:B:C:D:答案:B第三章测试1.以下电路中常用于总线应用的有：A:OD门B:三态门C:OC门D:CMOS与非门答案:B2.在CMOS逻辑门中，为实现“线与”，应选用：A:OC门B:异或门C:与非门D:OD门答案:D3.标准CMOS电路74HC系列的电源电压值是：A:4.75V～5.25VB:2V～6VC:2V～5.5VD:3V～18V答案:B4.CMOS数字集成电路与TTL数字集成电路相比突出的优点是：A:电源范围宽B:高速度C:高抗干扰能力D:微功耗答案:ACD5.对于TTL与非门闲置输入端的处理，可以：A:通过电阻3kΩ接电源B:接地C:与有用输入端并联D:接电源答案:ACD6.三态门输出高阻状态时，正确的说法是：A:相当于悬空B:测量电阻指针不动C:用电压表测量指针不动D:电压不高不低答案:ABC7.CMOS电路OD门（漏极开路门）的输出端可以直接相连，实现线与。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
绪论单元测试1.保密性好是数字电子技术的特点A:对B:错答案:A2.数电的抗干扰能力弱A:错B:对答案:A第一章测试1.一位十六进制数的最大数是几？A:15B:2C:9D:7答案:A2.一位二进制有几个数？A:0B:2C:16D:1答案:B3.一位二进制有几个数？A:1B:4C:8D:2答案:B4.8位二进制，一共可以表示多少个数？A:64B:256C:8D:16答案:B5.以下各个物理量是数字信号的是：A:用0和1 表示的高低电平B:电压C:电阻阻值D:电流答案:A6.某班共有30位同学，现在要给每位同学分配一组二进制代码。
请问最少需要多少位的二进制代码？A:10B:3C:16D:5答案:D7.学生的学号是码制，代表不同的学生。
A:错B:对答案:B8.余3 码是一种BCD码A:对B:错答案:A9.二进制数运算中，补码的作用是将减法运算变为加法运算。
A:对B:错答案:A10.ASCII码是一组7位二进制代码，用来表示数字、字母、各种符号和控制码等。
A:对B:错答案:A第二章测试1.逻辑代数中一共有多少种逻辑运算？A:8B:3C:5D:6答案:A2.逻辑函数的常用表示方法有A:逻辑电路图B:卡诺图C:真值表D:逻辑表达式答案:ABCD3.逻辑函数的最小项之和形式是什么样的表达式？A:与或非表达式B:与非-与非表达式C:与或表达式D: 或与表达式答案:C4.卡诺图主要用于化简多少个变量的逻辑表达式？A:3变量或4变量B:大于5变量C:5变量D:2变量答案:A5.与或表达式的最简标准是：A:项数最少，且每项中的因字数最少B:项数最少C:每项中的因字数最少D:逻辑运算种类最少答案:A6.任何一个逻辑函数都可以化成最小项之和的形式。
A:对B:错答案:A7.用卡诺图化简逻辑函数，可以一步得出最简结果。
A:错B:对答案:B8.化简多输出逻辑函数时，寻找并合理地利用共用项，有时可以得到更简单的化简结果。
A:对B:错答案:A9.逻辑函数中的无关项是指：在实际中不可能出现的项，或者无论取0还是取1对逻辑函数值没有影响的项。
A:错B:对答案:B10.逻辑代数中的代入定理不会扩展基本公式和常用公式的使用范围。
A:对B:错答案:B第三章测试1.说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同）A: TTL电路的OC门；B:具有推拉式输出级的TTL电路；C:互补输出结构的CMOS门；D:CMOS电路的三态输出门；答案:AD2.判断N沟道增强型MOS管的导通条件是A:VGS> -∣VGS(th)p∣B:VGS>VGS(th)NC:VGS<-∣VGS(th)p∣D:VGS<VGS(th)N答案:B3.CMOS门电路的常见类型有：A:CMOS电路的三态输出门B:互补输出结构的CMOS门C:CMOS传输门D:CMOD电路的OD门答案:ABCD4.TTL门电路的输入端悬空时，相当于:A:不允许B:0C:1D:不确定答案:C5.和TTL电路相比，CMOS电路的最大优点是：A:速度快B:可靠性高C:抗干扰能力强D:功耗低答案:D6.TTL与非门的多余输入端应如何处理？A:接电源VCCB:接1或接0均可C:悬空D:接地答案:AC7.在一个数字系统中，TTL电路和CMOS电路可以直接互相连接。
A:错答案:A8.用高电平表示逻辑1状态、用低电平表示逻辑0状态，称为正逻辑。
A:对B:错答案:A9.三态输出门电路的三个输出状态分别是1、0、高阻抗。
A:错B:对答案:B10.可以将两个互补输出结构的普通CMOS门电路输出端并联，接成线与结构。
A:错B:对答案:A第四章测试1.用四选一数据选择器，只能实现2变量的逻辑函数。
A:对B:错答案:B2.二进制译码器输出的特点是，有一个输出与其他输出不一样A:对B:错答案:A3.用八选一数据选择器可以实现4变量的逻辑函数。
A:错B:对答案:B4.优先编码器允许同时输入两个以上的编码信号，但它只对优先权最高的一个进行编码。
A:对B:错答案:A5.二-十进制译码器74HC42具有拒绝伪码的功能。
A:对B:错答案:A6.组合逻辑电路的分析是根据给定的逻辑电路图，写出输出的表达式，列出真值表，得到电路的逻辑功能。
A:对答案:A7.可用于设计组合逻辑电路的常用组合逻辑模块有:A:数据选择器B:编码器C:数值比较器D:译码器答案:AD8.可采用哪些器件实现逻辑函数？A: 寄存器B: 门电路C:PLDD:常用的MSI组合逻辑模块答案:BCD9.数据选择器的作用是：A:输入端输入的是模拟量B:从输入的模拟量中选一个送到输出C:从输入端的数据选一个送到输出D:输入端输入数字量或者模拟量都可以答案:C10.组合逻辑电路中消除竞争-冒险的方法有A:接入滤波电容B:引入选通脉冲C:加入移位寄存器电路D:修改逻辑设计答案:ABD第五章测试1.电路及其输入输出电压波形如下图所示，设触发器的初始状态为Q = 0。
请指出a~e中错误的部分。
（）A:b段B:c段C:d段D:a 段E:e段答案:ACD2.主从结构的脉冲触发器的状态转换图描述的是其中“主触发器”的状态。
A:对B:错答案:B3.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
A:错B:对答案:B4.在一个触发脉冲内，可以确定所存储的数据Q只变化一次的是A:主从RS触发器B:基本RS锁存器C:电平触发的RS触发器答案:A5.由或非门组成的SR锁存器及其输入输出电压波形如下图所示，请指出a~e中错误的部分。
（）A:b段B:a段C:d段D:e段E:c段答案:ABC6.主从结构SR触发器及其输入输出电压波形如图所示。
设触发器的初始状态为Q = 0。
请指出1~5中错误的部分。
A:1B:3C:5D:2E:4答案:E7.脉冲触发SR触发器电路中，输入输出电压波形如图所示。
设触发器的初始状态为Q = 0。
请指出a~e中错误的部分。
A:bB:cC:dD:eE:a答案:B8.脉冲触发JK触发器电路中，输入输出电压波形如图所示。
设触发器的初始状态为Q = 0。
请指出a~e中错误的部分。
A:cB:aC:eD:dE:b答案:D9.下图中构成的存储系统采用了___扩展方式A:位B:字和位C:字答案:C10.该存储系统的容量为A:8k×16B:16k×8C:8k×8D:16k×4答案:B第六章测试1.一个4位二进制加法计数器的起始值为1001，经过100个时钟脉冲后的值为（）A:1100B:1101C:1111D:1110答案:B2.N个触发器能构成最大（）进制的计数器A:N-1B:NC:N+1D:2答案:D3.三位二进制减法计数器的初始状态为101, 4个脉冲之后它的状态为001A:错B:对答案:B4.用移位寄存器产生1101010脉冲序列，至少需要（）位的移位寄存器.A:4B:7C:5D:6答案:D5.分析下图电路的逻辑功能。
明确给出的状态转换图的状态编码：Sa为_____A:10B:00C:01D:11答案:B6.明确给出的状态转换图的状态编码：Sb为_____A:22B:01C:10D:00答案:B7.明确给出的状态转换图的状态编码：Sc为_____A:10B:01C:11D:00答案:A8.明确给出的状态转换图的状态编码：Sd为_____A:00B:10C:11D:01答案:C9.该电路的类型是Mealy型A:对B:错答案:B10.该电路可用作____进制计数器。
A:2B:3C:6D:5答案:B第七章测试1.若反相输出的施密特触发器输入信号uI如下图所示，请分析输入VI在ab段时输出VO为高电平A:错B:对答案:B2.若反相输出的施密特触发器输入信号uI如下图所示，请分析输入VI在cd段时输出VO为低电平A:错B:对答案:B3.在下图所示由CMOS电路组成的施密特触发器，输入信号uI如图所示。
其中VDD=15V，VTH=7.5V请分析输入VI在ab段时输出VO为高电平A:对B:错答案:B4.在下图所示由CMOS电路组成的施密特触发器，输入信号uI如图所示。
其中VDD=15V，VTH=7.5V 输入VI在bc段时输出VO为低电平A:错B:对答案:A5.已知时钟脉冲频率为f，欲得到频率为0.2f的脉冲信号，应采用A:单稳态触发器B: 五位二进制计数器C:五进制计数器D:多谐振荡器答案:C6.多谐振荡器可产生的波形是A:正弦波B:三角波C:矩形脉冲D:锯齿波答案:C7.脉冲整形电路有A:施密特触发器B:555定时器C:单稳态触发器D:多谐振荡器答案:AC8.在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF（1）为了得到占空比q=50％的输出脉冲，R1与R2的比值为（）A:3:4B:1:1C:4:3答案:B9.在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF电路的振荡频率是_____A:5.4 kHzB:1.35 kHzC:6.54kHz答案:C10.分析下图所示电路。
（1）该电路是用555构成的____电路。
a.单稳态触发器 b.多谐振荡器 c.施密特触发器A: 555定时器B:单稳态触发器C:多谐振荡器D:施密特触发器答案:C第八章测试1.常用的D/A转换器的电路结构类型有:A:逐次逼近型B:并联比较型C:权电阻网络DACD:倒T型电网络DAC答案:CD2.在各种电路结构类型的A/D转换器中，逐次逼近型A/D转换器的转换速度最快。
A:错B:对答案:A3.在各种电路结构类型的A/D转换器中，双积分A/D转换器的稳定性和抗干扰能力最好。
A:对B:错答案:A4.A/D转换器的转换精度由输出二进制或十进制的位数决定。
A:对B:错答案:A5.A/D转换器的转换速度主要取决于转换电路的类型。
A:错B:对答案:B6.权电阻网络DAC和倒T型电阻网络DAC的输出电压与输入数字量的关系是：A:错B:对答案:B7.转换时间与输入电压大小无关的ADC是A:计数型ADCB: V-F变换型ADCC:逐次逼近型ADCD:双积分型ADC答案:C8.转换速度最快的ADC是：A:双积分型ADCB:V-F变换型ADCC:并联比较型ADCD:其它类型ADC答案:C9.A/D转换器的电路结构类型主要有：A:双积分型B:并联比较型C:V-F变换性D:逐次逼近型答案:ABCD10.影响D/A转换器转换精度的因素有哪些。
A: 电阻网络中电阻值的偏差B:模拟开关的导通内阻和导通压降C:参考电压的波动D:求和运放的零点漂移答案:ABCD第九章测试1.可编程逻辑器件的基本特征在于：A:集成度高B:其逻辑功能可以由用户编程设定C: 可靠性好D:通用性强答案:B2.硬件描述语言的本质是A:执行软件程序B:进行硬件连接，执行硬件操作C:是一种新的软件程序D:不确定答案:B3.PLD的基本特征是它的逻辑功能可以由用户通过对器件编程来设定。