培训教材-半导体封装工艺简介 130425
半导体封装知识-For培训

真空吸盘工作台
➢将从晶圆厂出来的Wafer进行背面研磨,来减薄晶圆达到 封装需要的厚度(8mils~10mils);
➢磨片时,需要在正面(Active Area)贴胶带保护电路区 域
同时研磨背面。研磨之后,去除胶带,测量厚度;
DIE Saw晶圆切割
Wafer Mount Wafer Saw
晶圆安装
Die attach
Back-side Marking (Laser/ink) SE8117T33
Trimming Solder plating Forming
1101-LF
Back Grinding背面减薄
高速旋转的砂轮
Taping 粘胶带
Back Grinding
磨片
De-Taping 去胶带
封装分类
• 按与PCB板的连接方式划分为:
PTH
PTH-Pin Through Hole, 通孔式; SMT-Surface Mount Technology,表面贴装式。 目前市面上大部分IC均采为SMT式的
Package
Lead
PCB
பைடு நூலகம்
SMT
封装分类
按封装外型可分为: SOT 、QFN 、SOIC、TSSOP、QFP、BGA、
晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜(Mylar)上,使得即使被切割开后,不会散落 ;
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice,方便后 面的
Die Attach等工序;
➢Wafer Wash主要清洗Saw时候产生的各种粉尘,清洁Wafer;
DIE Saw晶圆切割
半导体封装知识培训 生产部
半导体封装教材制程dieattach胶EPOXY工艺培训课本

(Filler)之导电性型与含氧化硅(Silicon)或铁弗龙(PTFE)填料之绝缘型两种。
导电性型与绝缘型的填料是完全不同。导电性型一般是使用银粉。银粉
有球状、树枝状、鳞片型等形态,这些银粉的混合技术是决定银胶接合剂的各种
特性的重点。
绝缘型的填料虽只要是绝缘粉末即可,但大部分使用热传导性较佳之氧
化硅或铁弗龙。一般银胶接合剂是10~25g装的注射筒(Syringe), 保存于-18‘C冷
主剂(环氧树酯)和硬化剂(胺系)及填料(银粉)之混合 Epoxy and Hardness(Amine) and Filler(Silver flak) mixing
主剂(环氧树酯)和硬化剂(胺系)及填料(银粉)经过检验后及 以天平秤重后,随即 倒入混合搅拌机。作搅拌混合之动作。
混合搅拌机一边抽真空,一边搅拌,以防空气慎入混合之 材料中。以免造成混合 不均匀和气泡之情形生成。
W eight Loss on Cure Ionic: Chloride Ionic: Sodium Ionic: Poatassium W eight Loss @ 300°C G lass T ransition Temperature CTE: Below Tg CTE: Above Tg Modulus @ 25°C Modulus @ 260°C Moisture Absorption Thermal Conductivity Volume R esistivity Die Shear Strength @ 25°C (300x300 mil die) Die Shear Strength @ 245°C (300x300 mil die) Note
51 164 2.9 0.05
TBD 0.004 69.3
半导体封装学习资料

半导体封装学习资料1、半导体封装定义:半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die),然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后还要进行一系列操作,封装完成后进行成品测试,通常经过入检Incoming、测试Test和包装Packing等工序,最后入库出货。
2、半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后,还要进行一系列操作,如后固化(Post Mold Cure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺。
典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
3、各种半导体封装形式的特点和优点:3.1、DIP双列直插式封装DIP(DualIn-line Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。
采用DIP封装的CPU 芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。
当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。
DIP封装具有以下特点:1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。
2.芯片面积与封装面积之间的比值较大,故体积也较大。
Intel系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。
3.2、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装半导体封装QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。
半导体封装学习资料

半导体封装学习资料1、半导体封装定义:半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die),然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上,再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后还要进行一系列操作,封装完成后进行成品测试,通常经过入检Incoming、测试Test和包装Packing等工序,最后入库出货。
2、半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后,还要进行一系列操作,如后固化(Post Mold Cure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺。
典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
3、各种半导体封装形式的特点和优点:3.1、DIP双列直插式封装DIP(DualIn-line Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。
采用DIP封装的CPU 芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。
当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。
DIP封装具有以下特点:1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。
2.芯片面积与封装面积之间的比值较大,故体积也较大。
Intel系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。
3.2、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装半导体封装QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。
2024版集成电路芯片封装技术培训课程

术培训课程•封装技术概述•封装材料选择与性能要求•芯片与基板连接技术•封装工艺流程详解•先进封装技术探讨•封装设备选型及使用注意事项•封装质量管理与可靠性评估方法目录封装技术概述封装定义与作用封装定义封装作用保护芯片免受外部环境的影响,如温度、湿度、机械应力等;为芯片提供稳定的电气连接和信号传输;实现芯片与外部器件的连接和互操作。
封装技术发展历程中期封装技术早期封装技术逐渐出现塑料封装和陶瓷封装,体积减小、重量减轻、成本降低。
现代封装技术SOP 封装小外形封装,引脚从两侧引出,体积小、重量轻,适合表面贴装。
BGA 封装3D 封装将多个芯片在垂直方向上堆叠起来,通过穿硅通孔等技术实现芯片间的互连,可大幅提高集成度和性能。
DIP 封装双列直插式封装,引脚从两侧引出,插装方便,但封装密度较低。
QFP 封装CSP 封装芯片尺寸封装,引脚间距极小,可实现与裸片相近的尺寸和性能。
010203040506常见封装类型及其特点封装材料选择与性能要求铜铝金030201陶瓷塑料玻璃密封材料环氧树脂低成本、良好的密封性和绝缘性,广泛用于中低端封装。
硅橡胶高弹性、耐高低温、良好的密封性,用于高端封装和特殊环境。
聚酰亚胺高热稳定性、良好的绝缘性和机械强度,用于高端封装。
导电性能绝缘性能热稳定性能机械性能性能要求及测试方法芯片与基板连接技术超声键合利用超声波振动能量实现芯片与基板的连接,适用于对温度敏感的材料和微小间距的连接。
热压键合利用高温和压力将芯片与基板连接,适用于大规模生产,具有高效率和高可靠性的特点。
激光键合利用激光能量局部加热芯片和基板实现连接,具有高精度和高灵活性的特点。
1 2 3金丝球焊铜丝压焊铝丝压焊载带自动键合技术(TAB)内引线TAB01外引线TAB02多层TAB03对连接后的芯片进行拉力、剪切力等机械性能测试,以评估连接的牢固程度。
机械性能测试电性能测试环境适应性测试可靠性寿命测试对连接后的芯片进行电阻、电容等电性能测试,以评估连接的电气性能。
培训教材-半导体封装工艺简介 130425

PTH
SMT
PTH-Pin Through Hole, 通孔式;
SMT
SMT-Surface Mount Technology ,表面贴装式。
目前市面上大部分半导体均采为 SMT式的
半导体 Package (半导体的封装形式)
• 按封装外型可分为: SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等;
EOL/中段
Plating/电镀
EOL/后段
Final Testห้องสมุดไป่ตู้测试
FOL– Front of Line前段工艺
Wafer 2nd Optical 第二道光检 Die Attach 芯片装片
Back Grinding 磨片
Wafer Wash 划片后清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆贴膜
半导体 Package Structure(半导体结构图)
Lead Frame 引线框架 Die Pad 芯片焊盘 Gold Wire 金线 Epoxy 银浆
TOP VIEW
Mold Compound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装原材料)
【Wafer】晶圆
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接;
金线采用的是99.99%的高纯度金;
同时,出于成本考虑,目前有采用铜 线和铝线工艺的。优点是成本降低, 同时工艺难度加大,良率降低; 线径决定可传导的电流;0.8mil, 1.0mil,1.3mils,1.5mils和2.0mils;
芯片封装工艺详细讲解PPT课件

2020/1/16
11
可编辑
Logo
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
20
Epoxy Writing: 点银浆于L/F的Pad 上,Pattern可选 ;
可编辑
Logo
FOL– Die Attach 芯片粘接
芯片拾取过程:
1、Ejector Pin从wafer下方的Mylar顶起芯片,使之便
于
脱离蓝膜;
2、Collect/Pick up head从上方吸起芯片,完成从
2020/1/16
Die Attach质量检查: Die Shear(芯片剪切力)
24
可编辑
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线(Au) 、铜线(Cu)或铝线(Al)把 Pad
和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点,Lead是 Lead Frame上的 连接点。
EFO:打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温, 将外露于Capillary前端的金线高温熔化成球形,以便在Pad上形成第一 焊点(Bond Ball);
Bond Ball:第一焊点。指金线在Cap的作用下,在Pad上形成的焊接点 ,一般为一个球形;
Wedge:第二焊点。指金线在Cap的作用下,在Lead Frame上形成的 焊接点,一般为月牙形(或者鱼尾形);
2020/1/16
30
半导体封装制程与设备材料知识简介培训课件

半导体封装制程概述
半导体前段晶圆wafer制程 半导体后段封装测试
封装前段(B/G-MOLD)-封装后段(MARK-PLANT)-测试
封装就是将前制程加工完成后所提供晶圆中之每一颗IC晶粒独立分离,并外 接信号线至导线架上分离而予以包覆包装测试直至IC成品。
半导体制程
Package
PBGA
Pin Grid Array
封装型式
Shape
Typical Features
Material Lead Pitch No of I/O
Ceramic Plastic
2.54 mm (100miles) half-size pitch in the
width direction
IC制造开始
Wafer Cutting (晶圆切断)
Wafer Reduce (晶圆减薄)
Etching (蚀刻)
后段封装开始
Diffusion Ion
Implantation (扩散离子植入)
Grind & Dicing (晶圆研磨及切割)
Die Attach (上片)
Oxidization (氧化处理)
半导体设备供应商介绍-前道部分
PROCESS
SMT - PRINTER SMT – CHIP MOUNT
TAPING INLINE GRINDER & POLISH
STANDALONE GRINDER DETAPING
WAFER MOUNTER DICING SAW
VENDOR
DEK SIMENS NITTO ACCRETECH DISCO NITTO NITTO DISCO
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Raw Material in Assembly(封装原材料)
【Wire】键合丝
实现芯片和外部引线框架的电性和物 理连接;
金线采用的是99.99%的高纯度金;
同时,出于成本考虑,目前有采用铜 线和铝线工艺的。优点是成本降低, 同时工艺难度加大,良率降低; 线径决定可传导的电流;0.8mil, 1.0mil,1.3mils,1.5mils和2.0mils;
Wedge:第二焊点。指金线在Cap的作用下,在Lead Frame上形成的 焊接点,一般为月牙形(或者鱼尾形);
W/B四要素:压力(Force)、超声(USG Power)、时间(Time)、 温度(Temperature);
FOL– Wire Bonding 引线键合
内穿金线,并且在EFO的 作用下,高温烧球; 金线在Cap施加的一定 压力和超声的作用下, 形成Bond Ball; 陶瓷的Capillary 金线在Cap施加的一 定压力作用下,形成 Wedge;
• 按与PCB板的连接方式划分为:
PTH
SMT
PTH-Pin Through Hole, 通孔式;
SMT
SMT-Surface Mount Technology ,表面贴装式。
目前市面上大部分半导体均采为 SMT式的
半导体 Package (半导体的封装形式)
• 按封装外型可分为: SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等;
FOL– 2nd Optical Inspection二光检查
主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查,是否有 出现废品。
Chipping Die 崩边
FOL– Die Attach 芯片装片
Write Epoxy 点银浆/焊料 Die Attach 芯片装片 Epoxy Cure 银浆固化
Key Words:
Capillary:陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool,内部为 空心,中间穿上金线,并分别在芯片的Pad和Lead Frame的Lead上形 成第一和第二焊点;
EFO:打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温, 将外露于Capillary前端的金线高温熔化成球形,以便在Pad上形成第一 焊点(Bond Ball); Bond Ball:第一焊点。指金线在Cap的作用下,在Pad上形成的焊接点 ,一般为一个球形;
Raw Material in Assembly(封装原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用;
主要材料为铜,会在上面进行镀银、 NiPdAu等材料;
L/F的制程有Etch和Stamp两种; 易氧化,存放于氮气柜中,湿度小 于40%RH; 除了BGA和CSP外,其他Package都会采用Lead Frame, BGA采用的是Substrate;
FOL– Wire Bonding 引线键合
EFO打火杆在 磁嘴前烧球
Cap下降到芯片的Pad 上,加Force和Power 形成第一焊点
Cap牵引金 线上升
Cap运动轨迹形成 良好的Wire Loop
Cap下降到Lead Frame形成焊接
Cap侧向划开,将金 线切断,形成鱼尾
Cap上提,完成一次 动作
EOL/中段
Plating/电镀
EOL/后段
Final Test/测试
FOL– Front of Line前段工艺
Wafer 2nd Optical 第二道光检 Die Attach 芯片装片
Back Grinding 磨片
Wafer Wash 划片后清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆贴膜
L/F
L/F
Cavity
Molding Tool(模具)
EMC(塑封料)为黑色块状,低温存储,使用前需先回温。其特 性为:在高温下先处于熔融状态,然后会逐渐硬化,最终成型。 Molding参数: Molding Temp:175~185°C;Clamp Pressure:3000~4000N; Transfer Pressure:1000~1500Psi;Transfer Time:5~15s; Cure Time:60~120s;
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
主要成分为:环氧树脂及各种添加剂(固化剂,改性剂,脱 模剂,染色剂,阻燃剂等); 主要功能为:在熔融状态下将Die和Lead Frame包裹起来, 提供物理和电气保护,防止外界干扰; 存放条件:零下5°保存,常温下需回温24小时;
FOL– Wire Bonding 引线键把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点,Lead是 Lead Frame上的 连接点。 W/B是封装工艺中最为关键的一步工艺。
FOL– Wire Bonding 引线键合
半导体 Package Structure(半导体结构图)
Lead Frame 引线框架 Die Pad 芯片焊盘 Gold Wire 金线 Epoxy 银浆
TOP VIEW
Mold Compound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装原材料)
【Wafer】晶圆
FOL– Wafer Saw晶圆划片
Wafer Mount 晶圆贴膜 Wafer Saw 晶圆划片 Wafer Wash 划片后清洗
将晶圆粘贴在蓝膜(Mylar)上,使得即使被切割开后,不会散落;
通过Saw Blade将整片Wafer切割成一个个独立的Dice,方便后面的 Die Attach等工序;
半导体 Package (半导体的封装形式)
• 按封装材料划分为:
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术,无 商业化产品; 陶瓷封装优于金属封装,也用于军事产 品,占少量商业化市场; 塑料封装用于消费电子,因为其成本低 ,工艺简单,可靠性高而占有绝大部分 的市场份额;
金属封装
半导体 Package (半导体的封装形式)
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
ESPEC Oven
4hrs
用于Molding后塑封料的固化,保护IC内部结构,消除内部应力。 Cure Temp:175+/-5°C;Cure Time:8Hrs
FOL– Die Attach 芯片装片
Epoxy Write: Coverage >75%;
Die Attach: Placement<0.05mm;
FOL– Epoxy Cure 银浆固化
Die Attach质量检查: 银浆固化: 175°C,1个小时; N2环境,防止氧化: Die Shear(芯片剪切力)
Epoxy Storage: 零下50度存放;
Epoxy Aging: 使用之前回温,除 去气泡;
Epoxy Writing: 点银浆于L/F的Pad 上,Pattern可选;
FOL– Die Attach 芯片装片
芯片拾取过程: 1、Ejector Pin从wafer下方的Mylar顶起芯片,使之便于 脱离蓝膜; 2、Collect/Pick up head从上方吸起芯片,完成从Wafer 到L/F的运输过程; 3、Collect以一定的力将芯片Bond在点有银浆的L/F 的Pad上,具体位置可控; 4、Bond Head Resolution: X-0.2um;Y-0.5um;Z-1.25um; 5、Bond Head Speed:1.3m/s;
4th Optical 第四道光检
PMC 塑封后固化
De-flash/ Plating 去溢料/电镀
EOL– Molding(塑封)
Before Molding
After Molding
※为了防止外部环境的冲击,利用EMC 把Wire Bonding完成后的产品封装起 来的过程,并需要加热硬化。
EOL– Molding(塑封)
半导体 Package (半导体的封装形式)
Package--封装体:
指芯片(Die)和不同类型的框架(L/F)和塑封料(EMC) 形成的不同外形的封装体。 半导体 Package种类很多,可以按以下标准分类:
• 按封装材料划分为: 金属封装、陶瓷封装、塑料封装 • 按照和PCB板连接方式分为: PTH封装和SMT封装 • 按照封装外型可分为: SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP、TO等;
Introduction of IC Assembly Process 半导体封装工艺简介
半导体 Process Flow
Customer 客 户
IC Design IC设计 SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test 半导体 封装测试
Raw Material in Assembly(封装原材料)
【Epoxy】银浆/焊料
成分为环氧树脂填充金属粉末(Ag); 有三个作用:将Die固定在Die Pad上; 散热作用,导电作用;
-50°以下存放,使用之前回温24小时;