EEPROM冗余纠错设计技术_张国贤
利用汉明码实现冗余纠错的一种方法
它不仅性能好 ， 而且编译码 电路非常简单 ， 易于实
现 。如汉 明码 码 距 为 ３ 所 以 只能 够 发 现 ２个错 ，
般说来 ， 若码长为 ｎ 信息位数为 ｋ则监督 ， ，
误或纠正 １ 个错误 ， 编码效率最高。它属于线性 分组码 ， 由于线性码的编码和译码容易实现， 至今 仍是应用最广泛的一类码 。
Ｓ ＝ ａ ａ ０ ４ ａ ３ ｏ ０ ３ ａ ６ ０
（） ３
（） ４
（） ５
５ 汉明码 纠错
汉明码是一种能够纠正一个错码且编码效率 较高的线性码 ， 通过在原有数据 中插 入若干校验 码来进行错误检查和纠正的编码技术 。其确实可 以发现（ 检测）并 自动纠正一位差错 ， 能把差错限 制在所允许的尽可能小的范围内且不再需要发送 方重新发送 ， 有效地控制了信息传输的信息流量。
Ｒ ｄｎａｃ ｏｅ ｅｕｄ ｙＣ ）为两个杰 出的代表 ， ｎ ｄ 本文主要
的取值只有这样两种 ， 它只能代表有错和无错两
种信息 ， 而不能指出错码的位置。 如果监督位增加一位， 即变成两位 ， 可能有四 种组合：ｏ０ ， ，１ 故能表示 四种 不同信息。 ０ ，ｌ１ １， ０ 若用其中一种表示无错 ， 则其余三种就有可能用 来指示一位错码的 ３种不同位置。同理， 个监 ｒ 督关系式就能指示一位错码 的（ Ｉ 个可能位 ２一 ）
＝ ， 以ｒ ３ 即至少需要 ３位冗余位 （ ４所 ≥ ， 对应产
第 ２ 卷第 ４期 ９
生３ 个校正因子和 ３ 监督关系式）， 个 形成 ２ ＝ 。
ａ 中一位错的情况。冗余位 和监督关 系式 的构
造表如表 Ｉ 。
８ 种不 同取值 ， 用其 中 ７种分别表示无错和 ａ — ｏ
EEPROM冗余纠错设计技术
摘
ห้องสมุดไป่ตู้
要 ：随 着 Ｃ ＭＯＳ工 艺不断 发展 ，芯 片的集成度越 来越 高。存储 器也 向 大容量 、 小体 积 发展 。
由于存 储 器容 量 的不 断增 加 ，存 储 器阵列 在生 产过 程 中 出现 缺 陷 的可 能性 将 大大增 加 。为 了提
高产 品 的可 靠性 及经 济利 益 ，文章提 出 了利 用硬件 和软 件 冗 余技 术 ，将 有 误 的数据 及 时发现 并
Ｚ Ａ ＧＧ ｏｘ ｎＷＡ ＧＸｉ —ｎ ，Ｈ ＵＸｎ ｉ Ｈ Ｎ ｕ—ｉ ， Ｎ ａ ｌ ｇＺ Ｏ ｉｊ ａ ｏｉ －ｅ
（ ｈ ａ ｌ ｔ ｎ ｓＴｃｎ ｌｇ ｒｕ ｏ ｏａｉｎ ｏ５ ｅｅｒｈ ｎｔｕｅ Ｗ ｘ １０ ５ Ｃ ｉ ） Ｃ ｉ ｅ ｒ ｉ ｅｈｏｏｙＧ ｏｐＣ ｒ ｒｔ ． Ｒ ｓａｃ ｓｉ ｔ ｕｉ ４ ３ ， ｈ ａ ｎ Ｅ ｃｏ ｃ ｐ ｏＮ ８ Ｉ ｔ ， ２ ｎ
Ｋ ｅ ｒ ｓ ＥＥＰ ｙｗｏ ｄ ： ＲＯＭ ： ａ ｄ ｒ ｅ ｕ ｄ ｎ ； ｏ ｔ ｒ ｅ ｕ ｄ ｎ ｈ ｒ ｗａｅｒ ｄ ｎ ａ ｔ ｓ ｆｗａｅｒｄ ｎ ａ ｔ
几 十兆 。Ｅ Ｐ ＯＭ 的发展是 以 Ｅ Ｐ Ｍ 的单元结 Ｅ Ｒ Ｅ ＲＯ
１ 引言
自摩 尔定 律 提 出 以来 ，集 成 电路 持续 地 按 此
Ａｂｓｒ ｃ ： ｉ ｅ ｌｐ ｎ ｆ ｔ ａ ｔ Ｗ ｔ ｄ ｖｅｏ ｉ ｇｏ ＯＳｔ ｃ ｎ ｌ ｇ ，ｈ ｅ ｓｔ ｆ ｈ ｐ ｓ ｉ ｈ Ｔｈ ｅ ｏ ｙａｓ ｅ ｅｏ ｎ ｏ ｈ ＣＭ ｈ ｏ ｏ ｙ ｔ ｅｄ ｎ ｉ ｏ ｉ ｓｉ ｇ ． ｅｍ ｍ ｒ ｌｏｉ ｄ ｖ ｌｐｉｇｔ ｅ ｙ ｃ ｈ ｓ ｂ ｇ ｃ ｐ ｃｔ ｎ ｍ ａｌｂ ｌ ． ｅｐ ｓ ｉ ｉｉｉｓｏ ａ ｎ ａｒ ｙｓｏ ｅ ｏ ｙ ａｅ ｉｃ ｅ ｓ ｄｉ ｈ ｒ ｄ ｃ ｉｎ ｉ ａ ａ ｉ ａ ｄ ｓ ｌ ｕ ｋ Ｔｈ ｏ ｓｂ ｌ ｅ ｆｆ ｗｓｉ ｒａ ｆｍ ｍ ｒ ｒ ｎ ｒ ａ ｅ ｎ ｔ ｅｐ ｏ ｕ ｔｏ ｙ ｔ ｌ ｐ ｏ ｅ ｓ Ｔ ｍ ｐ ｏ ｅｔ ｅｒ ｌａ ｉｉ ， ｓ ｄｔ ｅｔｃ ｎ ｌｇ ｆ ａ ｄ ｒ ｅ ｕｎ ａ ｔ ｎ ｏ ｔ ｒ ｅ ｕ ｄ ｎ ｒ ｃ ｓ ． ｏｉ ｒ ｖ ｈ ｅｉｂ ｌ ｙ ｗｅｕ ｅ ｅ ｈ ｏｏ ｙ ｏ ｒ ｗａ ｅｒ ｄ ｄ ｎ ｄｓ ｆｗａ ｅｒｄ ｎ ａ ｔ ｏ ｔ ｈ ｈ ａ ｔ ｃ ｒｅ ｔ ｈｅｅ ｒ ｒ ． ｅ ｉｔｏ ｕ ｅ ｈ ｅ ｈ ｎ ｓ ａ ｄ ｉ ｏ ｃ ｒｏ ｓ Ｗ ｎ ｒ ｄ ｃ ｄ ｔｅ ｍ ｃ ａ ｉｍ ｎ ｍｐｌｍ ｅ ｔｃｒ ｕ ｔ ｆｔ ｅ ｉ ｎ ． ｅ ， ｈ ｉｃ ｔ ｔ ｅ ｎ ｉｃ ｉｓｏ ｗｏ ｄ ｓｇ ｓ Ｔｈ ｎ ｔ ｅｃｒ ｕｉ ｓ
一种向分支指令后插入冗余指令的容错微结构
一种向分支指令后插入冗余指令的容错微结构
张仕健;胡伟武
【期刊名称】《计算机学报》
【年(卷),期】2007(030)010
【摘要】随着深亚微米工艺的广泛应用,瞬态故障已成为芯片失效的主要原因.文中提出了一种向分支指令后插入冗余指令的容错微结构,利用分支误预测浪费的处理
带宽,降低了冗余执行导致的性能损失.实验结果表明,该技术的性能损失在6%～31%之间,平均为21%,明显低于MBI技术而和DIE技术的性能损失相当.该技术能够检测流水线上各阶段发生的瞬态故障并能恢复处理器状态,故障检测延时短,需要的硬件开销也较小,非常适合提高带有简单预测机制的嵌入式微处理器的容错能力.
【总页数】7页(P1674-1680)
【作者】张仕健;胡伟武
【作者单位】中国科学院计算技术研究所计算机系统结构重点实验室,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算技术研究所计算机系统结构重
点实验室,北京,100080;中国科学院研究生院,北京,100039
【正文语种】中文
【中图分类】TP303
【相关文献】
1.一种无线电修正指令容错解码方法的设计与验证 [J], 王珺
2.一种三模冗余容错服务器的容错机制 [J], 郭浩翔;袁由光
3.VarBIFT:指令级的变量冗余容错检测技术 [J], 张显明;张锐;彭启民;赵军锁
4.粗粒度可重构阵列分支指令的优化设计与实现 [J], 汪翔
5.分支指令特性与分支预测器的性能研究 [J], 喻明艳;张祥建;王晨旭
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的星载计算机自检EDAC电路设计
邮局订阅号：82-946360元/年技术创新PLD CPLD FPGA 应用《PLC 技术应用200例》您的论文得到两院院士关注基于FPGA 的星载计算机自检EDAC 电路设计A self-checking EDAC design based on FPGA for spacecraft computer(中国科学院电子学研究所)孙吉利张平SUN Ji-li ZHANG Ping摘要:为了消除空间环境中单粒子翻转(SEU)的影响,目前星载计算机中均对RAM 存储单元采用检错纠错(EDAC)设计。
随着FPGA 在航天领域的广泛应用,FPGA 已成为EDAC 功能实现的最佳硬件手段。
本文介绍了EDAC 的编码和实现,提出一种功能完善的、具有自检、自纠错功能的EDAC 电路设计,并采用仿真工具对该EDAC 电路的功能进行了验证。
关键词:EDAC;FPGA;自检;自纠错;仿真验证中图分类号:V446+.4;TP338.1文献标识码:AAbstract:To mitigation single -event upsets (SEU)for spacecraft computer in space environment,error detection and correction (EDAC)design is used to protect the contents of memory without exception.FPGA becomes a best hardware method of EDAC imple -ment along with the widely use in spacecraft development.The theory and implement of EDAC is introduced in this paper,and a perfect EDAC design with self-checking and self-correcting is described.Functions of the design are simulated and verified in emu -lator software.Key words:EDAC;FPGA;self-checking;self-correcting;simulate and verify文章编号:1008-0570(2009)08-2-0131-031引言随着人类对空间探索的深入,空间环境对空间飞行器的电子设备和器件的影响逐渐显现出来。
EEPROM冗余纠错设计技术
EEPROM冗余纠错设计技术张国贤;王晓玲;周昕杰【摘要】随着CMOS工艺不断发展,芯片的集成度越来越高.存储器也向大容量、小体积发展.由于存储器容量的不断增加,存储器阵列在生产过程中出现缺陷的可能性将大大增加.为了提高产品的可靠性及经济利益,文章提出了利用硬件和软件冗余技术,将有误的数据及时发现并纠正.接下来分别介绍了硬件冗余和软件冗余的工作原理以及电路的实现方法,并验证了电路的正确性.此次工作,为目前的工作提供了技术基础,并为以后的EEPROM设计工作提供了良好的技术借鉴.【期刊名称】《电子与封装》【年(卷),期】2010(010)002【总页数】4页(P16-19)【关键词】EEPROM;硬件冗余;软件冗余【作者】张国贤;王晓玲;周昕杰【作者单位】中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035【正文语种】中文【中图分类】TN4021 引言自摩尔定律提出以来，集成电路持续地按此定律增长，这是基于栅长不断缩小的结果，器件栅长的缩小基本上依照等比例缩小的原则，促进其他工艺参数的提高。
目前集成电路CMOS基本单元已经进入纳米时代。
和CMOS发展趋势一样，存储器具有更大容量、更小体积和更低功耗的发展前景。
对于EEPROM来说，从问世至今几十年的时间里，发展速度惊人，目前容量已经发展到几十兆。
EEPROM的发展是以EEPROM的单元结构的变革为基础的。
良好的EEPROM单元结构具有以下特点[1]：（1）简化的工艺。
如何采用简化的工艺做出EEPROM是进行EEPROM单元结构变革的首要考虑因素；（2）减少单元面积。
在保证性能的前提下，面积必须做得尽可能小，以提高集成度；（3）提高可靠性。
耐久度和保持特性是EEPROM的两个重要的可靠性参数。
单元的设计优化是保证EEPROM具有良好耐久性的基础。
产生多个循环冗余校验的方法和设备[发明专利]
![产生多个循环冗余校验的方法和设备[发明专利]](https://img.taocdn.com/s3/m/181138cdcfc789eb172dc8fc.png)
专利内容由知识产权出版社提供
专利名称：产生多个循环冗余校验的方法和设备 专利类型：发明专利 发明人：法鲁克·汉,皮周月,张建中 申请号：CN200880107083.7 申请日：20080912 公开号：CN101803265A 公开日：20100811
摘要：本发明提供了一种用于产生循环冗余校验(CRC)的方法和设备。在本发明的一个方面中，基 于多个比特，使用选择的循环冗余校验生成多项式来计算多个循环冗余校验，基于具有特定比特排序 的多个比特的第一子集来计算至少一个循环冗余校验，以及基于具有不同比特排序的多个比特的第二 子集来计算至少另一循环冗余校验。比特的第二子集与比特的第一子集交叠。
NOR FLASH芯片及在其擦除过程中消除过擦除的方法[发明专利]
专利名称：NOR FLASH芯片及在其擦除过程中消除过擦除的方法
专利类型：发明专利
发明人：王文静,于文贤,张涌
申请号：CN202010291263.8
申请日：20200414
公开号：CN111192616A
公开日：
20200522
专利内容由知识产权出版社提供
摘要：本发明提供一种NOR FLASH芯片及在其擦除过程中消除过擦除的方法，包括：当NOR FLASH芯片上电后首次接收到擦除命令时，对全片NOR FLASH芯片的存储块进行过擦除修复以及弱写入及验证操作，在完成对全部存储块的过擦除修复以及弱写入及验证操作后，继续完成原有的擦除流程。
通过本发明，由于对全部存储块进行过擦除修复以及弱写入及验证操作，使得NOR FLASH芯片中不再存在被过擦除的存储单元。
从而，遇到读操作时，便不会有因为被过擦除的存储单元的存在而使读数据发生错误的情况发生。
申请人：深圳市芯天下技术有限公司
地址：518000 广东省深圳市龙岗区坂田街道星河WORLDF栋19层
国籍：CN
代理机构：深圳市顺天达专利商标代理有限公司
代理人：郭伟刚
更多信息请下载全文后查看。
SpaceWire冗余网络故障检测恢复技术实现
犐犿狆犾犲犿犲狀狋犪狋犻狅狀狅犳犉犪狌犾狋犇犲狋犲犮狋犻狅狀犪狀犱犚犲犮狅狏犲狉狔犜犲犮犺狀犻狇狌犲犻狀 犛狆犪犮犲犠犻狉犲犚犲犱狌狀犱犪狀狋犖犲狋狑狅狉犽
ＺｅｎｇＨｕａｓｏｎｇ，ＺｈａｎｇＣｈｕｎｘｉ，ＹｉＸｉａｏｓｕ，ＴａｏＣｏｎｇｌｉｎｇ，Ｌｉｕ Ｗｅｎｌｉ
（ＳｃｈｏｏｌｏｆＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＳｃｉｅｎｃｅａｎｄ Ｏｐｔｏ－ｅｌｅｃｔｒｉｏｎｉｃｓＥｎｇｉｎｅｅｒｉｎｇ，Ｂｅｉｊｉｎｇ ＵｎｉｖｅｒｓｉｔｙｏｆＡｅｒｏｎａｕｔｉｃｓａｎｄ Ａｓｔｒｏｎａｕｔｉｃｓ，Ｂｅｉｊｉｎｇ １００１９１，Ｃｈｉｎａ）
犃犫狊狋狉犪犮狋：ＡｆａｕｌｔｄｅｔｅｃｔｉｏｎａｎｄｒｅｃｏｖｅｒｙｍｅｔｈｏｄｂａｓｅｄｏｎＳｐａｃｅＷｉｒｅ－ＤｆｏｒＳｐａｃｅＷｉｒｅｒｅｄｕｎｄａｎｔｎｅｔｗｏｒｋｗａｓｐｒｏｐｏｓｅｄｔｏｉｍｐｒｏｖｅｔｈｅ ｒｅｌｉａｂｉｌｉｔｙｏｆＳｐａｃｅＷｉｒｅｎｅｔｗｏｒｋ．Ｉｎｔｈｅｍｅｔｈｏｄ，ｎｏｄｅｓｄｅｔｅｃｔｌｉｎｋｆａｕｌｔｔｈｒｏｕｇｈｃｏｍｐａｒｉｎｇＴｉｍｅ－Ｃｏｄｅｓｒｅｃｅｉｖｅｄｆｒｏｍｐｒｉｍａｒｙａｎｄｒｅｄｕｎ ｄａｎｔｌｉｎｋ，ａｎｄｅｎａｂｌｅｒｅｄｕｎｄａｎｔｌｉｎｋａｕｔｏｍａｔｉｃａｌｌｙａｆｔｅｒｃｏｎｆｉｒｍｉｎｇｔｈｅｆａｕｌｔｏｆｐｒｉｍａｒｙｌｉｎｋ．ＢｙｉｎｔｒｏｄｕｃｉｎｇＴｉｍｅ－Ｃｏｄｅｊｉｔｔｅｒｔｏｌｅｒａｎｃｅｐａ ｒａｍｅｔｅｒ，ｔｈｅｆａｕｌｔｄｅｔｅｃｔｉｏｎａｃｃｕｒａｃｙｉｓｉｍｐｒｏｖｅｄａｎｄｔｈｅｆａｕｌｔｍｉｓｊｕｄｇｅｍｅｎｔｉｓａｖｏｉｄｅｄ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｈｏｗｓｔｈａｔｅａｃｈｎｏｄｅｃａｎｄｅ ｔｅｃｔｌｉｎｋｆａｕｌｔａｎｄｓｗｉｔｃｈｔｏｒｅｄｕｎｄａｎｔｌｉｎｋａｕｔｏｍａｔｉｃａｌｌｙｗｉｔｈｉｎｏｎｅＴｉｍｅ－Ｓｌｏｔ，ｅｖｅｎｔｈｅｆａｕｌｔｙｌｉｎｋｗａｓｎｏｔｃｏｎｎｅｃｔｅｄｔｏｔｈｅｎｏｄｅｄｉｒｅｃｔｌｙ． Ｔｈｅｒｅｆｏｒｅ，ｔｈｅｐｒｏｐｏｓｅｄｍｅｔｈｏｄｃａｎｅｎｓｕｒｅｔｈｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｗｈｅｎｌｉｎｋｆａｕｌｔｓｏｃｃｕｒ，ａｎｄｉｍｐｒｏｖｅｔｈｅｒｅｌｉａｂｉｌｉｔｙｏｆｔｈｅＳｐａｃｅＷｉｒｅｎｅｔ ｗｏｒｋ．
一种基于ALU单元的时间冗余模型检错技术
一种基于ALU单元的时间冗余模型检错技术
尹立群;袁国顺
【期刊名称】《微电子学与计算机》
【年(卷),期】2009()2
【摘要】为了提高系统的可靠性,提出了一种以时间冗余模型为基础,针对ALU电路的失效检错方法,称之为操作数反向重计算机制(简称REIO).相对传统的时间冗余检错方法RESO,本方法检错速度更快且面积更小.对于一个含有32×32位乘法器的ALU单元,采用REIO算法相对于RESO算法,面积减少了10%左右.
【总页数】4页(P140-143)
【关键词】冗余设计;算术逻辑运算单元;时间冗余;错误检测
【作者】尹立群;袁国顺
【作者单位】中国科学院微电子研究所
【正文语种】中文
【中图分类】TN402
【相关文献】
1.一种基于ALU单元的改进的三模冗余结构设计 [J], 尹立群;袁国顺
2.一种基于AT96总线的控制单元双模冗余结构设计 [J], 陈杰;何小鹏;张洧川;简一帆;陈明虎
3.基于初始晚点和冗余时间的列车晚点恢复时间预测模型 [J], 胡雨欣; 彭其渊; 鲁工圆; 李力
4.一种基于三维模型冗余贴图的信息隐藏技术 [J], 任帅; 王震; 张弢; 徐振超; 贺媛; 苏东旭; 柳雨农
5.一种基于ALU运算单元的译码分配电路设计 [J], 王媛;孙立宏;胡孔阳
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子与第10卷第2期收稿日期：2009-12-30EEPROM冗余纠错设计技术张国贤，王晓玲，周昕杰（中国电子科技集团公司第五十八研究所，江苏无锡 214035）摘 要：随着CMOS工艺不断发展，芯片的集成度越来越高。
存储器也向大容量、小体积发展。
由于存储器容量的不断增加，存储器阵列在生产过程中出现缺陷的可能性将大大增加。
为了提高产品的可靠性及经济利益，文章提出了利用硬件和软件冗余技术，将有误的数据及时发现并纠正。
接下来分别介绍了硬件冗余和软件冗余的工作原理以及电路的实现方法，并验证了电路的正确性。
此次工作，为目前的工作提供了技术基础，并为以后的EEPROM设计工作提供了良好的技术借鉴。
关键词：EEPROM；硬件冗余；软件冗余中图分类号：TN402 文献标识码：A 文章编号：1681-1070（2010）02-0016-04The Design Technology of EEPROM’s RedundantZHANG Guo-xian, W ANG Xiao-ling, ZHOU Xin-jie（China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China）Abstract: With developing of CMOS technology, the density of chips is high. The memory also is developing to big capacity and small bulk. The possibilities of flaws in arrays of memory are increased in the production process. To improve the reliability, we used the technology of hardware redundant and software redundant to correct the errors. We introduced the mechanism and implement circuits of two designs. Then, the circuits correctness has been validated though the emulator. The designs not only satisfied the needs of present work, but supply a worthful reference for EEPROM design in future.Key words: EEPROM; hardware redundant; software redundant1 引言自摩尔定律提出以来，集成电路持续地按此定律增长，这是基于栅长不断缩小的结果，器件栅长的缩小基本上依照等比例缩小的原则，促进其他工艺参数的提高。
目前集成电路CMOS基本单元已经进入纳米时代。
和CMOS发展趋势一样，存储器具有更大容量、更小体积和更低功耗的发展前景。
对于EEPROM来说，从问世至今几十年的时间里，发展速度惊人，目前容量已经发展到几十兆。
EEPROM的发展是以EEPROM的单元结构的变革为基础的。
良好的EEPROM单元结构具有以下特点[1]：（1）简化的工艺。
如何采用简化的工艺做出EEPROM是进行EEPROM单元结构变革的首要考虑因素；（2）减少单元面积。
在保证性能的前提下，面积必须做得尽可能小，以提高集成度；（3）提高可靠性。
耐久度和保持特性是EEPROM 的两个重要的可靠性参数。
单元的设计优化是保证EEPROM具有良好耐久性的基础。
第10卷，第2期V ol． 10，No．2电子与封装ELECTRONICS & P ACKAGING总第82期2010年2月电 路 设 计- 16 -第10卷第2期2 EEPROM冗余纠错技术介绍由于存储器容量不断地增大，存储器阵列在生产过程中出现缺陷的可能性将大大增加。
为了提高产品的可靠性及经济效益，冗余设计技术被提出来。
利用冗余设计技术，将有误的数据发现并纠正。
冗余纠错技术包括：硬件冗余纠错和软件冗余纠错。
硬件冗余纠错指用冗余的单元替代正常阵列中有缺陷的单元。
软件冗余纠错是指用编码技术，插入纠错码，将错误的存储信息纠正。
2.1 硬件冗余纠错技术硬件冗余纠错技术主要有以下几类：列冗余、行冗余、行列冗余。
列冗余是指对位线，即Y方向上的冗余。
如果正常存储阵列中在位线（BL）即Y方向单元存在缺陷，以位线为单位，使用冗余的位线（BR）替代有缺陷的位线（BL）。
图1所示为列冗余示意图。
图1 列冗余示意图行冗余是指对字线，即X方向上的冗余，如果正常存储阵列中在字线（WL）即X方向单元存在缺陷，以字线为单位，使用冗余的字线（WR）替代有缺陷的字线（WL）。
图2为行冗余示意图。
图2 行冗余示意图行列冗余是指对字线和位线，即X、Y方向均添加冗余，如果正常存储阵列中在字线（WL）即X方向，位线（BL）即Y方向单元均存在缺陷，以字线或者位线为单位，使用行列冗余线（WR、BR）替代有缺陷的字线（WL）和位线（BL）。
图3为行列冗余示意图。
图3 行列冗余示意图上述的三种冗余纠错技术，采用哪种技术，要根据芯片缺陷地址的分布来决定。
如果存储阵列中的缺陷单元主要集中在位线上，则使用列冗余；如果存储阵列中的缺陷单元主要集中在字线上，则使用行冗余；如果存储阵列中的缺陷单元在字线和位线上都存在，则使用行列冗余。
硬件冗余纠错操作电路包括地址接收电路、地址译码电路。
地址译码电路接收地址输入信号后，可以在存储阵列中找到唯一对应的存储单元，然后完成各种读写操作。
若所选中的操作存储单元存在缺陷，那将不能完成正常的存储功能（包括编程、擦除、读），则希望能够使用正常的冗余存储单元来替代这些缺陷单元，为此必须增加CAM（Content Addressable Memory）单元和地址比较电路。
CAM单元的作用是存储缺陷地址，地址比较电路的作用是在地址译码前将输入地址与缺陷地址进行比较，并将比较结果送到行或列译码器，根据比较的结果以决定是否需要进行冗余替换。
当正常的存储阵列中存在缺陷单元时，首先要将缺陷单元地址写入CAM单元，每次译码电路启动前，都需要将存储阵列单元地址和CAM单元进行比较，如果比较结果显示为缺陷地址，标志为1，启动冗余译码电路，同时屏蔽正常的译码电路，有缺陷张国贤，王晓玲，周昕杰：E E P R O M 冗余纠错设计技术- 17 -- 18 -电子与封装第10卷第2期的单元被替换，完成冗余替换操作。
如果比较结果显示为非缺陷地址，标志为0，则不启动冗余译码电路，仍然对正常阵列中的单元操作，不进行冗余替换。
冗余替换电路如图4所示。
图4 冗余替换电路图5 冗余替换电路仿真结果在外围第一个冗余代替存储单元中存储数据为20H ，代表第32页存储阵列存在缺陷，将被替代。
当地址输入为20H 时，冗余替代电路经过判断后，Y<0>输出为“1”，用冗余阵reduan1代替有缺陷的存储阵列。
冗余替代电路工作正常，仿真结果如图5所示。
2.2 软件冗余纠错技术软件冗余纠错技术考虑采用海明码编码技术，指在内部增加校验逻辑[2]。
发现并纠正错误的数据。
海明码是R. Haiming 提出的一种可以纠正一位错的差错控制码，海明码是利用在信息位为k 位，增加r 位冗余位，构成一个n =（k +r ）位的码字，然后用r 个监督关系式产生的r 个校正因子来区分无错和在码字中的n 个不同位置的一位错。
它必需满足以下关系式：2r =n +1或2r =k +r +1海明码的编码效率为：R =k /（k +r ）式中：k 为信息位位数；R 为增加冗余位位数。
我们以8位存储数据适于编程的方法举例说明海明码的编码和解码。
（1）海明码的编码已知信息码为：“1 1 0 0 1 1 0 0”（k -8），把冗余码A 、B 、C …顺序插入信息码中，得海明码码字：“A B 1 C 1 0 0 D 1 1 0 0”，码位：1 2 3 4 5 6 7 8 9 10 11 12，其中A ，B ，C ，D 分别插于2k 位（k =0，1，2，3），码位分别为1，2，4，8。
冗余码A ，B ，C ，D 的线性码位是：A ：1，3，5，7，9，11；B ：2，3，6，7，10，11；C ：4，5，6，7，12；（注5＝4+1；6＝4+2；7＝4+2+1；12＝8+ 4）D ：8，9，10，11，12。
把线性码位的值的偶校验作为冗余码的值（设冗余码初值为0）：A ＝Σ（0，1，1，0，1，0） ＝1B ＝Σ（0，1，0，0，1，0） ＝0C ＝Σ（0，1，0，0，0） ＝1D ＝Σ（0，1，1，0，0） ＝0海明码为：“1 0 1 1 1 0 0 0 1 1 0 0”。
（2）海明码的解码已知接收的码字为：“1 0 0 1 1 0 0 0 1 1 0 0”（k ＝8）设错误累加器（err ）初值＝0求出冗余码的偶校验和，并按码位累加到e r r 中：A ＝Σ（1，0，1，0，1，0） ＝1 err ＝err+20＝1B ＝Σ（0，0，0，0，1，0） ＝1 err ＝err+21＝3C ＝Σ（1，1，0，0，0） ＝0 err ＝err+0＝3D ＝Σ（0，1，1，0，0） ＝0 err ＝err+0＝3由err ≠0可知接收码字有错，码字的错误位置就是错误累加器（err ）的值3。
纠错，即对码字的第3位值取反得正确码字：“101 1 1 0 0 0 1 1 0 0”。
把位于2 位冗余码删除得信息码：“1 1 0 01 1 0 0”。
由以上海明码理论，扩展存储块存储位数为12位，其中有4位是冗余位，放置纠错码，增加了外围逻辑电路对存储数据的纠错，从而保证数据的正确性。
具体实现电路如图6所示。
图6 海明码电路实现用00001111一组数据进行模拟纠错仿真，生成- 19 -第10卷第2期的纠错码为0001，为验证纠错功能，我们修改了一位数据，修改后数据连纠错码一起组成新的一串数据：100011110001，代入验证。
结果纠错电路将我们自行修改的10001111数据，该回00001111。
电路实现了预期的功能，仿真波形如图7所示。
图7 海明码仿真波形3 小结由于EEPROM 存储器容量不断的增大，存储器阵列在生产过程中出现缺陷的可能性将大大增加。
为了提高产品的可靠性及经济效益，本文引入了冗余设计技术。
利用冗余设计技术，将有误的数据发现并纠正。