版图设计和制作工艺
集成电路工艺基础及版图设计
氧化环境中使硅表面发生氧化, 生成SiO2 薄膜。
滤气 球 O2
流量 控制
二通
温度 控制
硅片 氧化 炉
石英 管 温度 控制
图2 - 1 热氧化示意图
❖
根据氧化环境的不同， 又可把热
氧化分为干氧法和湿氧法两种。 如果氧
化环境是纯氧气， 这种生成SiO2薄膜的 方法就称为干氧法。 干氧法生成SiO2薄 膜的机理是： 氧气与硅表面的硅原子在
（2 -4）
SiH4+2O2→SiO2↓+2H2O
❖ 2.2.2 掺杂工艺
❖
集成电路生产过程中要对半导体
基片的一定区域掺入一定浓度的杂质元
素， 形成不同类型的半导体层， 来制作
各种器件， 这就是掺杂工艺。 由此可见，
掺杂工艺也是一种非常重要的基础工艺。
掺杂工艺主要有两种： 扩散工艺和离子
注入工艺。
间测试之前的所有工序。 前工序结束时，
半导体器件的核心部分——管芯就形成了。
前工序中包括以下三类工艺：
❖
（1） 薄膜制备工艺： 包括氧化、工艺： 包括离子注入和
扩散。
❖
（3） 图形加工技术： 包括制版和
❖
2) 后工序
❖
后工序包括从中间测试开始到器
❖
1. 扩散工艺
❖
物质的微粒总是时刻不停地处于
❖
扩散的机理有两种： 替位扩散和
填隙扩散。 在高温的情况下， 单晶固体
中的晶格原子围绕其平衡位置振动， 偶
然也可能会获得足够的能量离开原来的
位置而形成填隙原子， 原来的位置就形
成空位, 而邻近的杂质原子向空位迁移，
这就是杂质的替位扩散方式。 杂质原子
版图设计和制作工艺
针对SOI 集成传感器芯片结构的特殊性，同时考虑到芯片成品率和器件的可靠性，根据已经开发的普通压阻工艺规则、考虑到光刻和键合设备能力、同时为保证加速度传感器件结构布线的需求制定了集成传感器芯片的工艺规则。
为保证结构加工的成品率，加速度传感器弹性支撑悬臂梁的厚度设计为30um 。
考虑到整个器件的尺寸、加速度传感器的量程等诸多因素，加速度传感器支撑悬臂梁的宽度必须比较小；但为保证在一条弹性悬臂梁的宽度范围内并排放下两个压阻和六条金属导线，同时又要将图形尺寸设计的足够大，以尽可能减少加工偏差对图形尺寸影响的比例，以获得较高的成品率和可靠性。
综合考虑以上因素，布线的工艺规则以5um 为最小图形线宽和间隔、压阻图形面引线孔覆盖最小为2um 、双面光刻和对准键合的图形覆盖最小为4um ，其他还要求器件的焊盘最小间距大于100um 、焊盘面积大于100100um um 、硅片划片槽宽度为200um 。
MEMS 光刻掩模版介绍光刻技术是一种将掩模版的图形转移到衬底表面的图形复制技术，即利用光源选择性照射光刻胶层使其化学性质发生改变，然后显影去除相应的光刻胶得到相应图形的过程。
光刻得到的图形一般作为后续工艺的掩模，进一步对光刻暴露的位置进行选择性刻蚀、注入或者淀积等。
MEMS 掩模版是一块单面附有金属铬层的厚度为c 的石英玻璃平板，掩模图案构造于铬层中。
光刻掩模版的制作是MEMS 器件加工流程的开始。
一般对掩模版的设计要求为：图形的尺寸要准确；图形边缘应光洁，陡直和无毛刺；图形黑白对比要深，图形内无针孔，图形外无黑点；整套版中的各块能一一套准；底版要牢固、耐磨；各图形区内应有掩蔽作用，图形区外应完全透过紫外光或对光吸收极少。
根据制定的集成传感器的工艺规则，结合需要的MEMS 器件结构，就可以开始进行MEMS 掩模版的版图设计。
版图是一组具有一定对应关系的图形，它与器件的结构、所用的加工工艺密切相关，每层版图都对应于不同的工艺步骤。
半导体制作工艺流程+版图设计必备
N+ N+ P-
P+
N-Si
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 12。光刻Ⅷ---引线孔光刻。
N+ N+ P-
P+
N-Si
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
N+ N+ P-
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝
CMOS工艺集成电路
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路
• 目的：是為了製造出所生產的電路的保 護層，避免電路受到機械性刮傷或是高 溫破壞。
半导体制造工艺分类
MOS型
双极型
PMOS型 NMOS型 CMOS型 饱和型
非饱和型
BiMOS TTL I2L ECL/CML
第五次光刻—引线接触孔
•
SiO2
P P+
N+-BL
P N-epi P+ N-epi
N+ P+
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
制造工艺-CMOS集成电路原理图及版图
硅芯片上的电子世界—晶体管
• 三级管：pnp，npn • 硅芯片上的三极管：
2012年春季
P+ …N…+. P+
N阱
P型衬底
28中北大学
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
PNP
注：
薄氧
由于P衬底接最低电位vss/gnd
因此，VPNP集电极也必须接
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
2012年春季
N+埋层
P P(G- ND)
N+
Sub
EB C
N+ P
N+
P+
N–-epi
60
60中北大学
版图设计
• 电子设计 + 绘图艺术 • 仔细设计，确保质量
2012年春季
61中北大学
MOS管的版图设计
沟道宽
沟道长
当多晶硅穿过有源区时，就形成了一个管子。在图中当 多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有 源区时，形成PMOS。
MIM 上电级
第n-1层金属
电容区的下方不要走线；
2012年春季
20中北大学
多层金属制作的平板电容和侧壁电容
多层平板电容（MIM） •增加单位面积电容； •精度高，匹配性好；
2012年春季
侧壁电容： •单位面积电容值可比左边的大； •精度较高，匹配性较好；
21中北大学
MOS电容
CGS
累积区
强反型
vss/gnd 。
C
B
模拟集成电路版图设计基础
集成电路工艺基础
以上每道工序都是需要掩膜 版的，那掩膜版的大小怎么
定呢？如何精确呢？
P-Si N＋ (e)
P-Si
N＋
(f)
SiO2 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻
淀积SiO2
出与源区和漏区相连的接触孔。 （6） 把铝或其它金属蒸上去， 刻出电极及互连线
铝电极引出 SiO2 (场氧)
七、如何绘制版图
1.需要的软件工具
七、如何绘制版图
2.需要做的准备
七、如何绘制版图
2.需要做的准备
七、如何绘制版图
3.打开软件
七、如何绘制版图
3.打开软件
七、如何绘制版图
3.打开软件
七、如何绘制版图
4.相关设置
七、如何绘制版图
4.相关设置
七、如何绘制版图
4.相关设置
七、如何绘制版图
划分时需考虑的因素：模块的大小，模块的数目、模块之间的连 线数。
四、版图设计的过程
2.布图规划和布局：布图规划是根据模块所包含的器件数估计其面 积，再根据该模块与其他模块的连接关系以及上一层模块或芯片的 形状估计该模块的形状和相对位置。 3.布局的任务是确定模块在芯片上的精确位置，其目标是保证在布 通的前提下使芯片面积尽可能小。 4.布线：百分之百的完成模块之间的互连，在完成布线的前提下进 一步优化布线结果，如：提高电性能、减少通孔数。
✓ PMOS管，做在N阱中，沟 道为N型，源漏为P型
2) 包括层次：
✓ NWELL，N阱 ✓ PIMP，P+注入 ✓ DIFF，有源区 ✓ Poly，栅 ✓ M1，金属 ✓ CONT，过孔
3) MOS管的宽长确定
PMOS版图
版图设计规则
精选ppt
12
设Байду номын сангаас规则
3、最小交叠(minOverlap) 交叠有两种形式： a)一几何图形内边界到另一图形的内边界长度(overlap)，
如图 (a) b)一几何图形外边界到另一图形的内边界长度(extension)，
如图 (b)
精选ppt
13
TSMC_0.35μm CMOS工艺版图 各层图形之间最小交叠
精选ppt
14
设计规则举例
Metal相关的设计规则列表
编号 描 述 尺 寸
5a 金属宽度 2.5
5b 金属间距 2.0
目的与作用
保证铝线的良好 电导
防止铝条联条
精选ppt
15
设计规则举例
精选ppt
16
tf文件(Technology File)和display.drf文件
这两个文件可由厂家提供，也可由设计人员根 据design rule自已编写。
•Sizing Commands（尺寸命令）
把整个图形扩展
扩展边沿
线扩精选展ppt
26
Layer Processing（层处理命令）
•Selection Commands（选择命令）
顶点
octagon
图形
精选ppt
27
Layer Processing（层处理命令）
(NM OMS/1P-MM5O(7S8防m止O穿h通m/注sq入) T）hickVTN/VtoPpN-m=eNta/l P(1C8hmaOnhnmel/sq)
Threshold Voltage Adjust
（NMOS阈值电压调节注入）
精选ppt
6
设计规则(design rule)
半导体集成电路第4章版图设计与举例课件
计线宽。 前者表示所能达到的工艺水平，后者表示保
证一定成品率前提下所能达到的工艺水平。 最小掩模线宽可根据实际的工艺确定。 对TTL一般4~10um
•半导体集成电路第4章版图设计与举例
•10
二、掩膜图形最小间距
版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平面时，图形的实际位置将与
•
设计中常用BC短•半接导体及集成单电路第独4章B版图C设计结与举两例 种结构。
•25
二、SBD
SBD在集成电路中可作为二极管独立使
用，也可以与晶体管组合构成抗饱和晶体管。
1、SBD版图设计考虑
要求：面积小 ，减小结电容；
串连电阻小，提高钳位效果；
反向击穿电压高。
在设计中，由于rSBD 与结电容的要求相
•
△WMAT-2－0.8xjc+Wdc-B+Gmin
7、DB-I 基区窗口到隔离窗口间距
•
△WMAT+0.8xjc-0.8xjI+Wdc-c+WdI-C+Gmin
•
XjI~125%Wepi-MAX
8、Dc-B n+集电极窗口到基区窗口间距
△WMAT+0.8xjc+0.8xje+Wdc-c+Gmin
9.Wc孔 集电极n+孔宽
目的：实现电路中各个元件的电隔离
规则：
1、集电极等电位的NPN管可共用一个隔离区（基极
等电位的PNP管可共用一个隔离区）
2、二极管按晶体管原则处理。
3、原则上，所有硼扩散电阻可共用同一隔离区。
4、当集电极电位高于硼扩散电阻的电位时，晶体管
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
针对SOI 集成传感器芯片结构的特殊性，同时考虑到芯片成品率和器件的可靠性，根据已经开发的普通压阻工艺规则、考虑到光刻和键合设备能力、同时为保证加速度传感器件结构布线的需求制定了集成传感器芯片的工艺规则。
为保证结构加工的成品率，加速度传感器弹性支撑悬臂梁的厚度设计为30um 。
考虑到整个器件的尺寸、加速度传感器的量程等诸多因素，加速度传感器支撑悬臂梁的宽度必须比较小；但为保证在一条弹性悬臂梁的宽度范围内并排放下两个压阻和六条金属导线，同时又要将图形尺寸设计的足够大，以尽可能减少加工偏差对图形尺寸影响的比例，以获得较高的成品率和可靠性。
综合考虑以上因素，布线的工艺规则以5um 为最小图形线宽和间隔、压阻图形面引线孔覆盖最小为2um 、双面光刻和对准键合的图形覆盖最小为4um ，其他还要求器件的焊盘最小间距大于100um 、焊盘面积大于100100um um 、硅片划片槽宽度为200um 。
MEMS 光刻掩模版介绍
光刻技术是一种将掩模版的图形转移到衬底表面的图形复制技术，即利用光源选择性照射光刻胶层使其化学性质发生改变，然后显影去除相应的光刻胶得到相应图形的过程。
光刻得到的图形一般作为后续工艺的掩模，进一步对光刻暴露的位置进行选择性刻蚀、注入或者淀积等。
MEMS 掩模版是一块单面附有金属铬层的厚度为c 的石英玻璃平板，掩模图案构造于铬层中。
光刻掩模版的制作是MEMS 器件加工流程的开始。
一般对掩模版的设计要求为：图形的尺寸要准确；图形边缘应光洁，陡直和无毛刺；图形黑白对比要深，图形内无针孔，图形外无黑点；整套版中的各块能一一套准；底版要牢固、耐磨；各图形区内应有掩蔽作用，图形区外应完全透过紫外光或对光吸收极少。
根据制定的集成传感器的工艺规则，结合需要的MEMS 器件结构，就可以开始进行MEMS 掩模版的版图设计。
版图是一组具有一定对应关系的图形，它与器件的结构、所用的加工工艺密切相关，每层版图都对应于不同的工艺步骤。
在加工过程中，各层版图利用十字对准标记进行光刻对准，以保证对准精度。
MEMS 掩模版的制作是根据设计完成的版图来进行的。
集成传感器的版图设计说明
课题工艺流程设计首先必须考虑集成传感器的结构要求，由于集成传感器需要集成两种不同的传感器，因此在工艺流程设计中不但要求考虑单个传感器的制作，还要考虑各个传感器的工艺兼容性，同时根据三种传感器的结构尽量安排兼容性的工艺步骤，以减少工艺流程的复杂性和成本。
集成传感器中可以兼容的工艺步骤包括：在器件正面分布的两种传感器浮雕式敏感电阻的制作；在器件背面的加速度传感器质量块和支撑膜的制作；加速度传感器支撑基底的制作等。
同时课题工艺流程设计还必须考虑器件结构的可加工性、成品率和一致性的要求，以适应器件进一步工程化的需求。
因此在芯片工艺的研发过程中，从工艺原理和器件工作原理和结构特点出发，对器件工艺要求、指标进行了综合分析，经过工艺流程和版图设计的优化，确定了三轴加速度和温度集成传感器的工艺流程。
集成传感器采用SOI硅片，整个工艺流程公用8块掩模版，分别为P+欧姆接触版（M1）、敏感电阻版（M2）、背腔版1（M3）、背腔版2（M4）、引线孔版（M5）、金属引线版（M6）、正面穿透版（M7）和玻璃金属电极版（M8）。
其中P+欧姆接触版（M1）实现集成传感器中敏感电阻与金属引线的欧姆接触区，以及温度传感器温敏电阻的硼离子掺杂；敏感电阻版（M2）是负版，实现集成传感器中各个浮雕式敏感电阻；背腔版1（M3）和背腔版2（M4）用来实现加速度传感器质量块和悬臂梁；引线孔版（M5）实现敏感电阻与金属引线的接触孔定义；金属引线版（M6）用来完成器件间各个部分的电信号的互联，以形成完整的电路；正面穿透版（M7）用来形成加速度传感器的四个支撑悬臂梁；
本集成传感器利用Tanner L-Edit设计软件进行版图设计，版图设计完成后，即可交付用于制作光刻掩模版。
集成传感器的工艺流程
（1）使用HF溶液，清洗硅片。
（2）硅片的压敏电阻P-区硼掺杂至需要的浓度，具体过程为：硅片表面进
行热氧化工艺（厚度
500A）以提高离子注入均匀性；SOI硅片的器
件层进行硼离子注入，获得p型掺杂，注入能量为80keV，注入剂量为142
310cm-
⨯；注入杂质再分布的阱推（drive-in）扩散退火过程，退火温度1100℃，时间为1.5小时。
为了保证所需要的杂质浓度，同时
保证在整个SOI 器件层中的杂质浓度均匀分布，注入过程采用氮气环境。
（3） 在金属接触区硼离子注入，形成P+区域，其具体过程为：利用P+欧
姆接触版，光刻M1区；再次硼离子注入，注入剂量为1621.510cm -⨯，注入能量为80keV ，以形成低阻的欧姆接触区和温度传感器的温敏电阻区，扩散退火的过程则利用下一步工艺步骤中的热氧化制备2SiO 层的工艺条件来完成，2SiO 热氧化的工艺条件：温度1000℃，时间60分钟。
（4） 利用P-敏感电阻版，光刻形成M2电阻图形；感应耦合等离子刻蚀技
术（ICP ）刻蚀其余区域的Si 器件层至2SiO 绝缘层，以形成集成传感器的浮雕式电阻，刻蚀厚度为1.65um 。
然后通过热氧化工艺制备一层厚度为0
4000A 的2SiO 层，然后在这层2SiO 膜上面，使用低压化学气相沉积（LPCVD ）工艺交错制备两层034Si N (1100A)和一层
02SiO (2500A)复合薄膜，
作为接下来两次KOH 湿法腐蚀形成加速度质量块运动间隙腐蚀的掩模层，其中的热氧化工艺制作的2SiO 层还可以作为34Si N 薄膜的应力缓冲层。
2SiO 热氧化工艺的条件：温度
1000℃，时间60分钟，这步热氧化工艺不但能利用硼离子杂质分凝提高电阻值以保证器件输出幅度，而且不影响杂质分布保证器件温度特性，同时能激活P+注入区。
（5） 利用背腔版1，背面光刻，刻蚀背面第一层2SiO 和34Si N ，形成M3
区（加速度传感器的悬臂梁区）的第一次KOH 腐蚀的掩模层；然后利用背腔版2，再次背面光刻，刻蚀背面第二层2SiO 和34Si N ，形成M4区（加速度传感器质量块的运动间隙区）的第二次KOH 腐蚀的掩模层；34Si N 和2SiO 复合薄膜刻蚀过程中，RIE 刻蚀背面34Si N 层，BHF 溶液刻蚀背面2SiO 层。
（6） 背面第一次KOH 各向异性腐蚀，形成集成传感器的背腔：硅膜支撑
的加速度传感器活动质量块，背面腐蚀的深度为420um 。
（7） 34H PO 腐蚀背面一层34Si N 层，温度为150℃；BHF 腐蚀背面这层34
Si N 下面的2SiO 层，然后进行背面第二次KOH 各向异性腐蚀，形成质量块与键合玻璃之间的运动间隙为 4.404r um 。
（8） 利用引线孔版，正面光刻M5区，刻蚀正面2SiO 和34Si N 膜。
（9） 在硅片正面物理气相沉积00
(PVD)Ti/Al(1000A/15000A)层；利用金属
引线版，正面光刻M6金属图形，ICP 刻蚀金属形成器件的金属引线；最后在500℃条件下进行合金化过程。
（10） 利用正面穿透版，光刻M7区，ICP 深刻蚀加速度传感器的支撑硅膜，
以形成加速度传感器四个单臂支撑悬臂梁结构。
（11） 硅/玻璃静电结合。
（12） 采用金刚石刀片沿事先保留的划片槽对整个圆片进行划片，形成单
个管芯。
（13） 为进一步释放、缓解集成传感器芯片在加工过程中的残余应力（包
括：机械应力、薄膜内应力、热应力等），采用低温退火工艺进行处理，温度180℃，持续时间为48小时。
最后采用陶瓷材料双列直插形式管壳进行封装。