实验三 触发器
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
触发器实验报告
触发器实验报告触发器实验报告引言：触发器是数字电路中一种重要的元件，它能够存储和处理信息。
在本次实验中，我们将学习并探索触发器的工作原理、应用以及相关的实验。
一、触发器的工作原理触发器是一种具有两个稳定状态的电子开关，它能够在特定的输入条件下切换状态。
触发器的工作原理基于存储元件的特性，通过输入信号的变化来触发状态的改变。
二、RS触发器实验RS触发器是最简单的一种触发器，它由两个交叉连接的反馈回路组成。
在本次实验中，我们将通过构建一个RS触发器电路来深入理解其工作原理。
1. 实验材料和仪器本次实验所需材料包括电路板、电源、电阻、开关、LED灯等。
仪器包括示波器、数字万用表等。
2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。
（2）接通电源，调整电压至合适范围。
（3）使用示波器和数字万用表测量电路的输入和输出信号。
（4）按下开关，观察LED灯的亮灭情况，并记录数据。
（5）根据实验数据分析触发器的工作状态和逻辑。
3. 实验结果与分析通过实验测量数据，我们可以观察到RS触发器在不同输入条件下的状态变化。
当输入为00或11时，触发器的状态保持不变；当输入为01或10时，触发器的状态发生改变。
这说明RS触发器能够存储信息，并且在特定输入条件下进行状态切换。
三、JK触发器实验JK触发器是一种基于RS触发器改进而来的触发器，它具有更多的功能和应用场景。
在本次实验中，我们将学习JK触发器的原理和特性。
1. 实验材料和仪器本次实验所需材料和仪器与RS触发器实验相同。
2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。
（2）接通电源，调整电压至合适范围。
（3）使用示波器和数字万用表测量电路的输入和输出信号。
（4）按下开关，观察LED灯的亮灭情况，并记录数据。
（5）根据实验数据分析JK触发器的工作状态和逻辑。
3. 实验结果与分析通过实验测量数据，我们可以观察到JK触发器在不同输入条件下的状态变化。
触发器实验报告
触发器实验报告一、实验目的本次实验的目的是理解触发器（Flip-Flop）的工作原理和应用，并通过实验验证其稳定性和可靠性。
二、实验原理触发器是一种通过外部信号控制内部状态的电路装置，常用于数字逻辑电路中。
通过输入的控制信号，触发器可以切换输出信号的状态。
常见的触发器有RS触发器、D触发器、JK触发器等。
其中，RS触发器通过两个控制输入S和R来控制输出状态，D触发器只有一个输入D，通过时钟信号来控制状态，JK触发器则同时具备RS和D触发器的功能。
在实验中，我们使用了RS触发器和JK触发器，并通过控制输入信号和时钟信号进行实验观察。
三、实验步骤1. 按照电路图连接电路，将电路连接好后进行电源连接。
2. 先测试RS触发器，调整S和R的状态，观察输出状态并记录。
3. 然后测试JK触发器，调整J和K的状态及时钟信号，观察输出状态并记录。
4. 对比两种触发器的输出状态，并分析其原因。
五、实验结果与分析通过实验观察，我们可以发现，RS触发器具有一定的稳定性，但在输入信号不清晰或时钟信号干扰的情况下会出现状态错乱的情况。
而JK触发器具有更高的可靠性，能够在各种输入信号和时钟信号的情况下稳定输出。
这是因为JK触发器具有更灵活的控制方式，能够通过J和K的状态同时控制输出状态，在使用时比RS触发器更加方便。
六、总结本次实验通过观察和分析不同类型的触发器，加深了我们对数字电路中触发器的理解和应用。
在实际应用中，应根据具体需求选择不同类型的触发器，并注意输入信号和时钟信号的干扰，保证电路的准确性和可靠性。
数电实验三
实验三触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q ＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8－2表8－2注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态 Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
2、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途的需要而选用。
如双D 74LS74、四D 74LS175、六D 74LS174等。
图8－3 为双D 74LS74的引脚排列及逻辑符号。
功能如表8－3。
图8－3 74LS74引脚排列及逻辑符号表8－3 D触发器特性表表8－4 T触发器特性表4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及如何利用触发器实现特定的逻辑功能。
二、实验原理触发器是一种具有存储功能的基本逻辑单元，能够在时钟信号的控制下，根据输入信号的变化改变其输出状态，并保持该状态直到下一个时钟脉冲的到来。
常见的触发器类型包括 D 触发器、JK 触发器、SR 触发器等。
D 触发器是在时钟脉冲上升沿或下降沿时，将输入数据（D 端）传输到输出端（Q 端）。
JK 触发器则根据输入的 J、K 信号和时钟脉冲来决定输出状态的翻转。
SR 触发器则由置位（S）和复位（R）信号控制输出状态。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器）芯片、74LS112（JK 触发器）芯片、74LS279（SR 触发器）芯片3、示波器4、逻辑笔5、杜邦线若干四、实验内容与步骤1、 D 触发器实验按照实验箱的引脚说明，将 74LS74 芯片正确插入插座。
连接时钟信号源，将其频率设置为适当的值。
将 D 输入端分别接高电平和低电平，用逻辑笔观察 Q 和 Q'输出端的状态变化，并记录在表格中。
使用示波器观察时钟信号和 Q 输出端的波形，分析其关系。
2、 JK 触发器实验插入 74LS112 芯片，按照引脚连接电路。
设置不同的 J、K 输入组合，观察并记录 Q 输出端的状态变化。
同样使用示波器观察相关波形。
3、 SR 触发器实验安装 74LS279 芯片，连接电路。
改变 S、R 输入端的电平，观察 Q 输出端的状态。
五、实验数据记录与分析1、 D 触发器实验数据｜ D 输入｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 1 ｜ 1 ｜从数据可以看出，在时钟上升沿或下降沿时，D 触发器能够准确地将 D 输入端的电平传输到 Q 输出端。
2、 JK 触发器实验数据｜ J ｜ K ｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜翻转｜翻转｜分析可知，JK 触发器的输出状态根据 J、K 输入和时钟脉冲的组合进行相应的变化。
实验三触发器特性检验测试
数字逻辑实验指导书葛长赟编写大连东软信息学院电子工程系2016年8月引言《数字逻辑》是软件工程专业的必修课，为后续课程的实施，为进一步学习各专业后续课程打下基础，是一门理论与实践相结合的课程。
通过这门课程的学习，使学生掌握数字电路与系统的基本工作原理和分析设计方法；理解标准的集成电路器件使用方法为后续学习奠定基础。
本门课程理论内容包括：数制与码制、逻辑代数基础、组合逻辑电路的分析和设计、各种触发器及时序逻辑电路的分析和设计等，除数制与码制外，每部分内容都配备有相应的实验室实验，帮助学生理解和掌握相关知识内容。
本实验指导书旨在对《数字逻辑》课程的实验进行规范，内容包括：实验目的和要求、设备或环境、实验原理（项目分析和设计）、实验内容（项目实施）等。
学生可遵照本实验指导书内容完成相应实验并提交实验报告。
设备与工具这章主要介绍本实验指导书中会用到的硬件设备。
信号发生器信号发生器是一台具有高度稳定性、多功能等特点的函数信号发生器。
能直接产生正弦波、三角波、方波、斜波、脉冲波，波形对称可调并具有反向输出，直流电平可连续调节。
TTL可与主信号做同步输出。
还具有VCF 输入控制功能。
频率计可做内部频率显示，也可外测1Hz~10.0MHz的信号频率，电压用LED显示。
万用表万用表是一种多功能、多量程的便携式电子电工仪表，一般的万用表可以测量直流电流、直流电压、交流电压、电阻等。
有些万用表还可测量电容、电感、功率、晶体管共射极直流放大系数等。
数字电路实验箱数字电路实验箱可以为学生提供内容丰富的实验平台，结构设计灵活，可在此平台上搭建电路，完成数字电路课程要求的基本实验。
实验三：触发器特性测试1.能力培养目标●理解RS触发器、D触发器、JK触发器的工作原理●能正确使用RS触发器、D触发器、JK触发器2.项目任务要求（1）利用与非门构成RS触发器（2）测试D触发器的逻辑功能（3）测试JK触发器的逻辑功能3.项目分析（1）RS触发器把两个与非门的输入、输出端交叉连接，即可构成基本RS触发器。
触发器——实验报告
触发器——实验报告本次实验主要针对的是数据库的触发器，触发器可以在数据库中对指定的事件进行响应，可以在事件发生前或发生后对相关的SQL语句进行处理，从而实现对数据的限制、约束等相关操作。
本次实验的目标是通过实例了解什么是触发器，如何创建触发器以及触发器的应用。
一、实验环境本次实验使用MySQL数据库作为实验环境。
二、实验步骤1. 创建数据库和表结构首先，需要创建一个新的数据库，并新建一张表来进行触发器的测试。
这里，我们创建一个名为“students”的数据库和“grades”表。
表结构如下：CREATE TABLE grades(id int(11) NOT NULL AUTO_INCREMENT,PRIMARY KEY (id)) ENGINE=InnoDB DEFAULT CHARSET=utf8 COLLATE=utf8_unicode_ci;2. 创建触发器接下来，我们要创建一个触发器来对数据进行限制。
比如，我们想对成绩的输入进行限制，限制只能输入0-100之间的分数。
创建触发器的语法如下：CREATE TRIGGER trigger_name{BEFORE | AFTER} {INSERT | UPDATE | DELETE} ON table_nameFOR EACH ROWBEGIN-- 触发器的处理END;以上语法中，trigger_name是触发器的名称，table_name是触发器所作用的表名，BEFORE或AFTER关键字表明触发器是在事件发生前还是发生后进行处理的，在本次实验中，我们使用BEFORE关键字，表示在事件发生前进行处理。
触发器可以应用在INSERT、UPDATE、DELETE事件上，我们用INSERT事件做例子，表示在插入数据之前实现相应的数据限制。
触发器中的处理代码可以是任何合法的SQL语句，其中可以使用NEW和OLD关键字来引用触发器作用的记录，NEW表示要插入或者修改的记录，OLD表示删除的记录。
数电实验触发器实验报告
数电实验触发器实验报告引言触发器是数字电路中常用的元件，它可以储存和控制输入信号的状态。
在数电实验中，我们进行了触发器的实验，旨在探究触发器的工作原理和应用。
实验目的本实验的目的是： 1. 了解触发器的基本概念和分类； 2. 掌握触发器的工作原理；3. 学会使用触发器设计和实现基本的时序电路。
实验材料和设备1.数字电路实验箱；2.7400四路二输入与非门芯片；3.7402四路二输入与非门芯片；4.7408四路二输入与门芯片；5.7432四路二输入或门芯片；6.74165八位平行装载输入八位并行输出移位存储器芯片；7.电路连接导线；8.示波器。
实验步骤实验一：SR触发器的应用1.将SR触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验二：JK触发器的应用1.将JK触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验三：D触发器的应用1.将D触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验四：T触发器的应用1.将T触发器芯片连接到实验箱中，根据连接图进行连接；2.调试硬件连接，确保电路连接无误；3.给予输入信号，观察触发器的输出变化；4.记录观察结果。
实验五：时序电路的设计1.使用74LS165芯片进行时序电路的设计；2.根据设计要求，连接芯片及其他元件；3.调试硬件连接，确保电路连接无误；4.给予输入信号，观察时序电路的输出变化；5.记录观察结果。
实验结果与分析实验一：SR触发器的应用观察实验一中的SR触发器，当S=0，R=0时，输出保持不变。
当S=1，R=0时，输出为1。
当S=0，R=1时，输出为0。
当S=1，R=1时，输出无法确定，可能产生非正常状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三触发器 (Flip-Flop)
一、目的:
1.能了解触发器电路的设计原理及其特性。
2.能利用绘图法及AHDL语言设计一个触发器电路。
3.能自行以CPLD数字电路实验系统验证所设计电路的正确性。
二、电路图：
三、实验仪配置图：
四、实验步骤与画面：
1．建立一个名为JKFlipflop.vhd的新文件，并在QuartusⅡ文字编辑器中,以VHDL语言来设计，图为JK触发器的ＶＨＤＬ代码：
其中,J,K为输入端口，RD,SD为清零、置一端，ＣＫ为时钟端口，Ｑ，ＱＮ为数据输出端口。
2.存储、检查及编译。
3．创建元件符号。
４.创建波形文件，设定合适的端口信号，仿真元件的波形。
观察波形图可以看出当控制端口选择不同状态时，芯片会对实现相应的触发功能。
五、相关说明：
1.数字逻辑电路大致可分为组合逻辑电路和时序逻辑电路，图
U8-2为此两种电路的基本方块图。
2.由图U8-2(b)中可知时序逻辑电路是组合逻辑电路再加上“记忆元
件”而成的，所谓记忆元件就是要将目前的状态记忆起来，以提供下一个状态变化的参考，其中触发器(Flip-Flop，简称F.F)就是负责记忆资料的常用元件,可以说是整个时序逻辑电路设计最基础也是最重要的部分。
3.RS触发器可说是一切触发器的基础，因此必须从RS触发器开始，
然后了解其他类型的触发器。
(1)NAND 型
如图U8-3所示为NAND构成的RS触发器电路图与状态分析表
由图U8-3的状态分析表整理得图U8-4的RS触发器方块图与真值表。
（2）NOR型
如前述NAND门的分析整理可得NOR门的触发器电路图、方块图与真值表，如图U8-5。
时序逻辑电路通常都由时钟(clock)来控制状态变换的时间，所以触发器也都加入了时钟控制，才能达到同步控制的目的。
另外，由RS 触发器的真值表中可以看出不论是NAND或NOR型，都会出现不允许的状态，为了改善这种情形而发展出所谓的JK触发器。
4.如图U8—6所示为JK触发器的电路图与状态分析表。
注意电路中加入了时钟控制CK的接脚(电平触发型)。
由图U8-6的状态分析表整理可得JK触发器的方块图与真值表，图U8-7。
从JK触发器的真值表中，RS触发器的输出不允许状态已获得改变。
但是也产生了一个问题，当CK=1且J=K=1时Q n+1=Q n ,若输入一直保持这种状态，则输出将会成为0→1→0→1……的变化,如此一来我们便无法确定输出的值是什么?这种现象称为“竞跑”(race around)。
5.主从式JK触发器如图U8-8所示,由图U8-8可以了解,当CK=1时,主JK动作、从JK不改变,因此主JK改变的值并不会马上又连接到主JK 的输入端,而造成竞跑的现象,待CK=0时,主JK将刚才变化的值传给从JK,并且不再改变,而从JK启动将变化的值反映到输出端,换句话说,一个完整的时钟周期才会使JK改变一次状态,达到改变竞跑的现象。
由于时序逻辑靠时钟控制变化顺序，用位准触发的方式无法确实掌控变化的时间点，因此实际上大都以边缘触发(正边缘、负边缘)的方式，只有在低转高(正缘)及高转低(负缘)的时间点触发，其他时间保持原状。
另外，一般JK触发器都会加入PR(预置)及CLR(清除)的功能，完整的方块图及真值表如图U8—9及图U8-10。
6.如图U8-11为D型触发器的方块图与真值表。
7.如图U8-12为T型触发器的方块图与真值表。
8.对照真值表可以发现，D及T型均可用JK来完成，如图U8-13及图U8—14。
9.在MAX+plusⅡ的prim元件库所提供的触发器有:S-R- F.F.、具智能脚的S-R F.F.、Dlatch、DF.F.、TF.F.、具致能脚的J-KF．F．等。
表U8-2示出了它们的函数(Functlon)、电路符号与真值表。
(2)CLK：触发器之时序脉冲CLOCK输入端
CLRN：清除输入端
PRN：预设输入端
ENA：致能输入端
S,R,D,T,J,K：触发器输入端
Q：触发器输出端
4.使用表U8-2中的触发器方法为：
(1)在VARIABLE区段中将触发器名称指定给一个变数。
(2)在Logic区段中以下列格式来做触发器的输入输出脚信号接线
5.表U8-2中的触发器输出都只有Q端，若需要／Q端可使用NOT门由
Q端反相取得。
六、自我练习
问题1：参考表U8-2，以HDL语法完成DFF、JKFF、及TFF之真值表验证测试。
问题2：在ALTERA所提供之mf元件库中，也可以找到一些触发器元件,图U8—15的74273即为一个八位具清除之D型触发器，
常使用在微电脑控制周边上做资料栓锁捕抓，请自行在CPLD
完成。