北京交通大学数字集成电路复习
数字集成电路考试 知识点
数字集成电路考试知识点一、数字逻辑基础。
1. 数制与编码。
- 二进制、十进制、十六进制的相互转换。
例如，将十进制数转换为二进制数可以使用除2取余法；将二进制数转换为十六进制数，可以每4位二进制数转换为1位十六进制数。
- 常用编码，如BCD码（8421码、余3码等）。
BCD码是用4位二进制数来表示1位十进制数，8421码是一种有权码，各位的权值分别为8、4、2、1。
2. 逻辑代数基础。
- 基本逻辑运算（与、或、非）及其符号表示、真值表和逻辑表达式。
例如，与运算只有当所有输入为1时，输出才为1；或运算只要有一个输入为1，输出就为1；非运算则是输入和输出相反。
- 复合逻辑运算（与非、或非、异或、同或）。
异或运算的特点是当两个输入不同时输出为1，相同时输出为0；同或则相反。
- 逻辑代数的基本定理和规则，如代入规则、反演规则、对偶规则。
利用这些规则可以对逻辑表达式进行化简和变换。
- 逻辑函数的化简，包括公式化简法和卡诺图化简法。
卡诺图化简法是将逻辑函数以最小项的形式表示在卡诺图上，通过合并相邻的最小项来化简逻辑函数。
二、门电路。
1. 基本门电路。
- 与门、或门、非门的电路结构（以CMOS和TTL电路为例）、电气特性（如输入输出电平、噪声容限等）。
CMOS门电路具有功耗低、集成度高的优点；TTL门电路速度较快。
- 门电路的传输延迟时间，它反映了门电路的工作速度，从输入信号变化到输出信号稳定所需要的时间。
2. 复合门电路。
- 与非门、或非门、异或门等复合门电路的逻辑功能和实现方式。
这些复合门电路可以由基本门电路组合而成，也有专门的集成电路芯片实现其功能。
三、组合逻辑电路。
1. 组合逻辑电路的分析与设计。
- 组合逻辑电路的分析方法：根据给定的逻辑电路写出逻辑表达式，化简表达式，列出真值表，分析逻辑功能。
- 组合逻辑电路的设计方法：根据逻辑功能要求列出真值表，写出逻辑表达式，化简表达式，画出逻辑电路图。
2. 常用组合逻辑电路。
数电北交大总复习
第三章 组合逻辑电路
组合逻辑电路模块及其应用 ◦ 编码器（74148、74147）
二进制编码器、二-十进制编码器、优先编码器 编码器的级联扩展
◦ 译码器（74138）
变量译码器、显示译码器 级联扩展、实现组合逻辑电路、构成数据分配器
◦ 数据选择器（74151）
工作原理、通道扩展、实现组合逻辑函数
其他类型TTL门电路
◦ OC门（结构、线与、应用）、三态门（原理、应 用）、或非门、与或非门、异或门
ECL逻辑门电路
◦ 工作原理、主要特点
I2L逻辑门电路
◦ 基本单元电路、门电路、主要特点
NMOS逻辑门电路
◦ NMOS反相器、NMOS门电路
第二章 逻辑门电路
CMOS逻辑门电路
◦ CMOS反相器
第三章 组合逻辑电路
组合逻辑电路的分析与设计
◦ 组合逻辑电路的特点 ◦ 组合逻辑电路的分析
电路图——表达式——化简的表达式——真值表——逻辑 功能
◦ 组合逻辑电路的设计
功能要求——逻辑抽象（列真值表）——逻辑表达式—— 选择器件——逻辑电路图
组合逻辑电路中的竞争与冒险
◦ 竞争与冒险的概念及产生原因 ◦ 冒险现象的识别 ◦ 冒险现象的消除方法
◦ RAM的基本结构、静态RAM、动态RAM
第七章 D/A转换器和A/D转换器
D/A转换和A/D转换的基本原理
◦ 基本原理 ◦ 主要技术参数：分辨率、转换速率、建立时间、满量 程、转换精度、量化误差
D/A转换器
◦ 权电阻型、R-2R网络型 ◦ DAC0832
A/D转换器
数字集成电路知识点整理
Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统第一章引论1、数字IC芯片制造步骤设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计）制版：根据版图制作加工用的光刻版制造：划片：将圆片切割成一个一个的管芯（划片槽）封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连测试：测试芯片的工作情况2、数字IC的设计方法分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用 Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的）NRE (Non-Recurrent Engineering) 成本设计时间和投入，掩膜生产，样品生产一次性成本Recurrent 成本工艺制造（silicon processing），封装（packaging），测试（test）正比于产量综合可以相互转化加了功耗信息一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数功耗：emmmm自己算4、EDA设计流程IP设计系统设计（SystemC）模块设计（verilog）版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)：.db（不可读） .lib（可读）.sdb .slib第二章器件基础1、保护IC的输入器件以抗静电荷（ESD保护）2、长沟道器件电压和电流的关系：3、短沟道器件电压和电流关系速度饱和：当沿着沟道的电场达到临界值ξC时，载流子的速度由于散射效应（载流子之间的碰撞）而趋于饱和。
数字集成电路复习必备知识点总结
1. 集成电路是指通过一系列特定的加工工艺，将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件，按一定电路互连，“集成”在一块半导体晶片（硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。
等效逻辑门通常是指两输入与非门，对于CMOS集成电路来说，一个两输入与非门由四个晶体管组成，因此一个CMOS电路的晶体管数除以四，就可以得到该电路的等效逻辑门的数目，以此确定一个集成电路的集成度。
3.摩尔定律”其主要内容如下：集成电路的集成度每18个月翻一番/每三年翻两番。
摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献:（1）特征尺寸不断缩小，大约每3年缩小 1.41倍；（2）芯片面积不断增大，大约每3年增大 1.5倍；（3）器件和电路结构的改进。
4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去，实际上是修改了对应节点的参数值。
5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。
直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。
6. 根据实际工作确定所允许的最低输出高电平，它所对应的输入电平定义为关门电平；给定允许的最高输出低电平，它所对应的输入电平为开门电平7. 单位增益点.在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即dVout/dVin=1的点8. “闩锁”现象在正常工作状态下，PNPN四层结构之间的电压不会超过Vtg，因此它处于截止状态。
但在一定的外界因素触发下，例如由电源或输出端引入一个大的脉冲干扰，或受r射线的瞬态辐照，使PNPN四层结构之间的电压瞬间超过Vtg，这时，该寄生结构中就会出现很大的导通电流。
只要外部信号源或者Vdd和Vss能够提供大于维持电流Ih的输出，即使外界干扰信号已经消失，在PNPN四层结构之间的导通电流仍然会维持，这就是所谓的“闩锁”现象9. 延迟时间：T pdo ——晶体管本征延迟时间；UL ——最大逻辑摆幅，即最大电源电压；Cg ——扇出栅电容(负载电容)；Cw ——内连线电容；Ip ——晶体管峰值电流。
2014-2015学年第一学期北京交通大学数电数字电子与技术期中考试试题
北京交通大学考试试题（期中）课程名称：数字电子技术（A）学年学期：2014-2015学年第一学期课程编号：14L126Q 开课学院：电信学院出题教师：学生姓名：学号：任课教师：学生学院：班级：一、概念题（每空3分，共30分）1. 一组合逻辑电路输入信号的变化顺序有以下三种情况，当顺序为时，将可能出现竞争冒险。
（A）00→01→11→10；（B）00→11→10→01；（C）00→01→00→10。
2. TTL与非门的灌电流负载发生在输出电平情况下，负载电流越大，则输出电平越。
3．CMOS门电路与TTL门电路相比最大的优点是。
（A）传输速度快；（B）功耗低；（C）功能全；（D）价格低。
4．能实现线与功能的门电路有；能实现总线连接方式的门电路有。
（A）与非门；（B）异或门；（C）三态门；（D）OC门。
5．图1所示电路的逻辑表达F= 。
F图1图26．图2所示电路的逻辑功能是 。
7．如图所示逻辑电路的表达式F = 。
8．如图所示逻辑电路的表达式F = 。
A 0A 1二、分析题（共30分）1．分析图示集成逻辑门电路功能。
（10分）2．分析图示电路的逻辑功能。
图中74HC85是比较器，74CH283是加法器。
（10分）3213．试分析图示逻辑电路的逻辑功能。
（10分）三、设计题（共40分） 1．分别用3—8译码器和2—4数据选择器及适当的门电路，实现下面的逻辑表达式。
（10分）（10分）BC AC AB F ++=（a ）S Q （b ） XCPY2．如图（a ）所示电路，当其输入信号如图（b ）所示，画出S 和Q 的波形。
（10分）3．电路完整的状态转换图如图所示，说明该电路的逻辑功能，判断电路能否自启动？若不能，请改正，并用D 触发器实现该功能。
（20分）。
14北京交通大学概率论总复习
I5 + US _
I5
I 5'
I
'' 5
3.25 0.35 3.6A
U6
U
' 6
U
'' 6来自 1.75 5.35 3.6V
返回
上一节
下一节
上一页
下一页
电源的等效变换法
实际电压源与实际电压源的等效变换法
I
+
E
+
– R0
U
RL
–
电压源
I U+ IS RS RS U RL
–
[解] 二电源共同作用时：
I1 R1
R2 I2
R1
+ U_’6
R2 I’2
R1
R2 I’’2
+ IS U’’6_
+ IS U6_
I3 R3
R4 I4
R3
R4 I’4
I’5 + US _
I’5=3.25 A U’6=－1.75 V
R3
R4 I’’4
I’’5
I’’5=0.35 A U’’6=5.35 V
功率
瞬时值
有效值 相量图 相量式 有功功率 无功功率
i
+
Ru
u iR R
设
i 2Isinωt
则
U IR
I
U
U IR
UI I 2R
0
-
u 2Usinωt
u、 i 同相
i
设
U
i 2Isinωt
UI
L
+ u
u L di jX L 则
数字集成电路--电路、系统与设计（第二版）课后练习题第六.
数字集成电路--电路、系统与设计（第⼆版）课后练习题第六.Digital Integrated Circuits - 2nd Ed 11 DESIGN PROJECT Design, lay out, and simulate a CMOS four-input XOR gate in the standard 0.25 micron CMOS process. You can choose any logic circuit style, and you are free to choose how many stages of logic to use: you could use one large logic gate or a combination of smaller logic gates. The supply voltage is set at 2.5 V! Your circuit must drive an external 20 fF load in addition to whatever internal parasitics are present in your circuit. The primary design objective is to minimize the propagation delay of the worst-case transition for your circuit. The secondary objective is to minimize the area of the layout. At the very worst, your design must have a propagation delay of no more than 0.5 ns and occupy an area of no more than 500 square microns, but the faster and smaller your circuit, the better. Be aware that, when using dynamic logic, the precharge time should be made part of the delay. The design will be graded on themagnitude of A × tp2, the product of the area of your design and the square of the delay for the worst-case transition.。
数字集成电路复习要点
数字集成电路复习要点⼀、简答题1.集成电路发展的特点：速度变快，I/O增多，⼯作电压下降……A，特征尺⼨越来越⼩，B，单个芯⽚晶体管数⽬越来越多，速度越来越快，电压越来越⼩，层数越来越多，端⼝越来越多，功耗越来越低2.P181⼤扇⼊的“设计技术”。
A，调整晶体管尺⼨B，逐级加⼤晶体管尺⼨C，重新安排输⼊D，重组逻辑结构（把光键路径上的晶体管靠近门的输出端）3.简述集成电路⼯艺中典型的光刻步骤及其相互关系。
（P28）氧化层，涂光刻胶，光刻机曝光，光刻胶的显影和烘⼲，酸刻蚀，旋转清洗和⼲燥，各种⼯艺加⼯步骤，去除光刻胶4.什么是多晶⾃对准⼯艺，有哪些优点？（P32）在掺杂之前形成图形的多晶硅栅实际确定了沟道区的确切位置，从⽽也确定了源区和漏区的位置。
它使源和漏这两个区域相对于栅具有⾮常精确的位置，有助于减⼩晶体管中的寄⽣电容。
5.CMOS逻辑门特性：(全摆幅，⽆⽐性，低输出阻抗，⾼输⼊阻抗，⽆静态功耗。
)A，电压摆幅等于电源电压，噪声容很⼤，B，逻辑电平与器件的相对尺⼨⽆关，⽆⽐逻辑，C，具有低输出阻抗，⾼输⼊阻抗，D，不消耗任何静态功率6.伪NCMOS门逻辑的特点A，减少晶体管的数⽬，由2N减到N+1，B，速度快缺点：⼩的噪声容限和⼤的静态功耗6.传输管逻辑的优点是什么？有哪些缺点，解决的办法是什么？优点：结构简单，阀值损失⼩，硬件开销⼩缺点：延时⾼，仅含NMOS的传输管将引起静态功耗并减⼩噪声容限解决办法：避免开关长串联以减⼩延时，增加电平恢复晶体管以消除静态功耗7.什么是时钟馈通，有何危害？(P215)原理：电容耦合的特殊情况，由在预充电器件的时钟输⼊和动态输出节点之间电容耦合引起的效应，当下拉⽹络不导通时，这⼀电容耦合会在时钟由低⾄⾼翻转时，引起的动态节点输出上升到VDD以上；⽽快速上升和下降时时钟边沿会耦合到信号节点上。
特点：a）可能使预充电管正常情况下反偏结⼆极管变为正向偏置，使电⼦注⼊到衬底中，被附近处于⾼电平的⾼阻节点收集，导致出错。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.结合实验二的内容，通过简述LEDIT绘制NMOS晶体管的主要步骤，描述
其工艺分层结构。
2.什么是掩膜版，掩膜版如何实现CMOS工艺分层？
第三章器件
一．基本概念
1.耗尽区
2. MOS晶体管分类及导通原理
3. MOS晶体管工作区域
4. MOS晶体管等效电阻
5. MOS管电容模型
二．基本公式及计算
4.相关计算题。
第四章导线
一．基本概念
1.导线的寄生参数
2.导线寄生电容的产生原理
3.导线集总本公式及计算
1.导线的集总RC模型分析
2. Elmore延时计算公式
3.导线的分布rc模型分析
三、复习题
1.简述集总RC模型和分布rc模型。
2.简述传输线模型和分布rc模型之间的区别。
4.反相器链的延时
5.反相器功耗的计算
6.最优电源电压的计算
三、复习题
1.分析反相器在不同工作状态下，PMOS和NMOS分别处在的工作区域，并
画出VTC曲线图示说明。
2.反相器功耗由哪几部分组成？分析说明减小反相器功耗的主要手段。
3.相关计算题。
3. Tanner中包含哪些主要的工具？分别完成什么功能？
4.简述扇入和扇出的概念；当增大驱动门的扇出时，对该驱动门的动态性能
有何影响？试分析说明。
第二章制造工艺
一.基本概念
1.阱
2.衬底
3. PMOS NMOS CMOS
4.有缘区
5.光刻
6.掩膜版
7.简化的CMOS工艺流程
8. CMOS集成电路的工艺分层结构
3.假设信号源内阻为零，分析不同负载阻抗条件下传输线响应。
4.相关计算题。
第五章CMOS反相器
一．基本概念与基本原理
1.反相器的基本工作原理
2.反相器的基本指标
3.开关阈值
4.本征电容
5.等效扇出
二．基本公式与计算
1.开关阈值的计算、开关阈值与PMOS对NMOS尺寸比的关系
2.噪声容限、增益的计算
3.传播延时的计算
数字集成电路设计期中考试复习提纲
第一章绪论
一、基本概念
1.摩尔定律
2.数字集成电路的抽象层次划分
3.数字集成电路的基本设计流程
4.电压传输特性
5.再生性
6. DRC
7. LVS
二、基本计算
1.芯片成品率的计算
三、复习题
1．根据实验一的内容，简述数字集成电路设计的基本流程。
2．简述数字集成电路设计的抽象层次。
1.二极管电流公式
2.二极管手工分析模型及简单电路分析
3.二极管节电容计算公式
4. MOS管手工分析模型
a) MOS管漏极电流公式（MOS管工作区域的判断）
b) MOS管沟道电容计算公式
三．复习题
1. MOS管的工作区域是怎么划分的？简述各个工作区域的工作原理。
2. MOS管的电容由哪几部分组成？
3.简述MOS管在不同工作区域下沟道电容的变化情况。