EDA技术与VHDL语言设计
eda技术与vhdl设计答案
eda技术与vhdl设计答案eda技术与vhdl设计答案【篇一：eda技术与vhdl复习练习题】/p> 一、填空题1、pld的中文含义是：________。
2、asic的中文含义是：________。
3、“与－或”结构的可编程逻辑器件主要由四部分构成：________、________、____________和____________。
4、可编程逻辑器件结构图中一般用“x”表示此编程单元为________。
6、可编程逻辑器件结构图中无任何标记表示此编程单元为________。
7、可编程逻辑器件按规模的大小一般分为________和_________。
8、低密度可编程逻辑器件的主要有________和_________。
9、gal器件________取代全部pal器件。
10、pal器件只能________次编程。
11、gal器件能________次编程。
12、gal器件________取代ttl器件。
13、gal器件采用________擦除。
14、pal和gal器件________在系统编程。
15、pal和gal器件需要使用________编程。
二、选择题1、可编程逻辑器件pld的基本结构形式是_______:a：与——与b：与——或c：或——与d：或——或2、可以多次编程的器件是_______:a：prom b：plac：pal d：gal3、pld器件未编程时_______:a：有逻辑功能 b：没有逻辑功能c：pal器件有逻辑功能d：gal 器件有逻辑功能 4、gal器件可以用擦除:a：普通光 b：紫外线c：红外线 d：电5、gal16v8器件的输出引脚最多有______:a：16b：4 c：8 d：206、pal16v8器件的输入引脚最多有_______:a：16 b：4 c：8 d：207、gal16v8不能取代_________:a：pal16v b：74ls138c：74ls373 d：isplsi1032e-70plcc848、gal16v8的_______不可编程:a：与阵列b：或阵列c：输出逻辑宏单元olmc d：a、b都三、判断题1、gal器件的输出逻辑宏单元olmc不能实现pal器件的所有输出形式。
EDA课件第三章
tmp2:=d1 AND (NOT sel); tmp3:=tmp1 OR tmp2; tmp<=tmp3;
q<=tmp AFTER m; END PROCESS cale;
END ARCHITECTURE connect;
(2) 端口方向
端口方向用来定义外部引脚的信号方向是输入还 是输出。
凡是用“IN”进行方向说明的端口，其信号自端口 输入到构造体，而构造体内部的信号不能从该端口输 出。相反，凡是用“OUT”进行方向说明的端口，其信 号将从构造体内经端口输出，而不能通过该端口向构 造体输入信号。
实体说明
一个模块中仅有一 个设计实体。
实体 提供设计模块的接口信息，是VHDL设计电 路的最基本部分。
实体说明具有如下的结构：
ENTITY 实体名 IS
实体说明以“ENTITTY 实体名
[类属参数说明]；
IS”开始至“END ENTITTY实体 名”结束。这里大写字母表示
实体说明的框架。实际上，对
此例中的外部引脚
ARCHITECTURE connect OF mux IS SIGNAL tmp:BIT; BEGIN
cale:PROCESS(d0,d1,sel) IS VARIABLE tmp1,tmp2,tmp3:BIT;
BEGIN tmp1:=d0 AND sel;
为d0，d1，sel，q 。
库（Library）是经编译后的数据的集合，它存放包集合 定义、实体定义、构造体定义和配置定义。
设计中的子程序和 公用数据类型的集合。
程序包
IEEE标准的标准程序包 设计者自身设计的程序包
包和库具有这样的关系：多个过程和函数汇集在一起构成包 集合，而几个包汇集在一起就形成一个库。
第4章 应用VHDL语言方法设计八位二进制加法器 《EDA技术》PPT 教学课件
对所设计的八位二进制加法器的各个底层模块和顶层模块进行编译 仿真，以验证所设计电路否符合设计的要求。
上一页 下一页
§2 完成工作任务的引导
六、评估
应用第一种方案设计八位二进制加法器在编译后，可以看到它的 延时情况，如图4-1所示。
第一种设计方案占用资源的情况如图4-2所示。 应用第一种方案设计八位二进制加法器在编译后，可以看到它的 延时情况，如图4-3所示。 第一种设计方案占用资源的情况如图4-4所示。 所以，无论从输出信号对输入信号的延迟时间或占用资源的情况 来看，第一种方案性能都好一些。
返回
§4.2 完成工作任务的引导
第三种方案在设计上不是很简单，但性能好，在加法器的位数比 较大时应采用此法。可在学习第5章时再做练习。
四、实施
在应用第一种方案设计时，请参考下一节例4.1或例4.2。先设计 底层模块全加器，再在顶层文件中调用全加器元件，构成八位二进制 加法器。在应用第一种方案设计时，请参考下一节例4.3。
上一页 下一页
§4.3 相关技术基础知识与基本技能
对于弹出的选择其他EDA工具的对话框，由于我们使用 Quartus且的集成环境进行开发，因此不需做任何改动。单击Next 按钮进入如图4-11所示工程的信息总概对话框。
在图4-11中单击Finish按钮就建立了一个空的工程项目。 2.建立VHDL文件
如图4-12所示，执行File=>New命令，弹出如图4-13所示的 新建文件对话框。
在新建文件对话框中选择“VHDL File”，单击OK按钮即建立一 个空的文件。执行File=>SaVe as命令，把它另存为文件名是 fulladd 的 VHDL文件，文件后缀为.vhd。
上一页 下一页
EDA教案--2VHDL语言
例如：PORT（a，b：IN STD_LOGIC； s：IN STD_LOGIC； y：OUT STD_LOGIC）；
端口方向包括： IN； --输入， 符号： OUT； --输出， 符号： INOUT；--双向， 符号： BUFFER； --具有读功能的输出，符号：
EDA教案--2VHDL语言
一、 VHDL程序设计基本结构
库、程序包
实体（ENTITY）
设
计
结构体
实
（ARCHITECTURE）
体
进程
或其它并行结构
配置（CONFIGURATION）
库、程序包
库（LIBRARY）——存放预先设计好的程序包和 数据的集合体。
程序包（PACKAGE）——将已定义的数据类型、 元件调用说明及子程序收集在一起，供VHDL设计实 体共享和调用，若干个包则形成库。
（15 DOWNTO 0）；
信号赋值语句： 目标信号名＜=表达式
例如：x＜=9； y＜=x； z＜=x AFTER 5ns；
信号与变量的区别： （1）使用场合不同；（变量：进程；信号：结构体） （2）变量用“：=”号赋值，其值被立即使用（无 时间延迟）；而信号用“＜=”赋值，其值可以附加 延迟。
3. 常数（CONSTANT） 规则：常数在程序前部定义，且一旦被赋值就不能再 改变。 常数定义格式： CONSTANT 常数名：数据类型：=初值；
GENERIC（m：TIME：=1 ns）；--说明m是 一个值为1ns的时间参数
则程序语句：tmp1 <= d0 AND se1 AFTER m；--表 示d0 AND se1经1ns延迟后才送到tem1。
（2）端口说明是描述器件的外部接口信号的说 明，相当于器件的引脚说明。其格式为： PORT（端口名{，端口名}：方向 数据类型名；
EDA技术与VHDL_汇总
EDA技术与VHDL_汇总EDA（电子设计自动化）技术与VHDL（可编程硬件描述语言）是在电子设计领域中广泛应用的两种技术。
EDA技术是指利用计算机辅助设计软件来帮助工程师进行电子电路的设计和验证，提高设计效率和降低成本。
而VHDL是一种硬件描述语言，用于描述电子系统的行为和结构，是EDA技术的重要工具之一、本文将针对EDA技术和VHDL进行综述。
EDA技术是电子设计流程中的重要环节，包括电路设计、电路模拟、布局与布线、物理验证等多个方面。
其中，电路设计主要关注电路行为和结构的设计，通过EDA软件可以对电路进行逻辑综合、时序优化等操作，从而生成最终的电路结构。
电路模拟是对设计电路进行仿真和验证的过程，通过EDA软件可以模拟电路的工作状态，检查设计是否符合预期要求。
布局与布线是将逻辑电路转化为物理电路的过程，在电路板上布置元件并进行连线，以满足电路的功能和性能要求。
物理验证则是根据设计规则和约束对布局和布线结果进行验证，确保电路能够正常工作。
VHDL是一种硬件描述语言，用于描述电子系统的行为和结构。
VHDL提供了抽象层次，可以描述从逻辑门到整个系统的各个层次。
使用VHDL，设计者可以对系统进行模块化描述，将整个系统分解为多个模块并进行独立设计。
VHDL还提供了丰富的工具和语法，用于描述电路的结构、时序、数据流等信息。
通过VHDL描述的电路可以通过EDA软件进行综合、仿真、布局与布线等操作。
VHDL还具有良好的可移植性，设计者可以在不同EDA软件和不同平台上进行开发和验证。
EDA技术与VHDL的结合可以提高电子设计的效率和质量。
通过EDA软件，设计者可以利用图形界面进行电路设计，快速搭建和验证电路结构。
在设计过程中，VHDL可以使设计者在高层次上描述电路功能和结构，提高设计抽象和可重用性。
此外，通过EDA软件可以进行电路的仿真和验证，帮助设计者对电路进行性能、时序等方面的优化，减少设计错误的风险。
在布局与布线阶段，EDA软件可以自动完成复杂的布局与布线操作，优化电路的尺寸和信号传输路径，提高电路的可靠性和性能。
EDA技术与VHDL程序开发基础教程_教学资料_第一章
1.8.1填空1.EDA的英文全称是Electronic Design Automation2.EDA技术经历了计算机辅助设计CAD阶段、计算机辅助工程设计CAE阶段、现代电子系统设计自动化EDA阶段三个发展阶段3. EDA技术的应用可概括为PCB设计、ASIC设计、CPLD/FPGA设计三个方向4.目前比较流行的主流厂家的EDA软件有Quartus II、ISE、ModelSim、ispLEVER5.常用的设计输入方式有原理图输入、文本输入、状态机输入6.常用的硬件描述语言有VHDL、Verilog7.逻辑综合后生成的网表文件为EDIF8.布局布线主要完成将综合器生成的网表文件转换成所需的下载文件9.时序仿真较功能仿真多考虑了器件的物理模型参数10.常用的第三方EDA工具软件有Synplify/Synplify Pro、Leonardo Spectrum11．2000年推出的Pentium4微处理器芯片的集成度达（4200 ）万只晶体管。
12．在EDA发展的（CAD ）阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。
13．在EDA发展的（CAE ）阶段，人们可以将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将很多单点工具集成在一起使用。
14．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
15．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
16．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
17．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
18．以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA 和CPLD芯片中，完成硬件设计和验证。
19．MAX+PLUS的文本文件类型是（后缀名）.VHD 。
20．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
配套课件 EDA技术与VHDL程序设计基础教程
它支持原理图、VHDL和Verilog 语言文本输入方式和波形或EDIF 格式的文件作为输入，且支持这 些文件的混合设计。
Quartus II的GUI界面
EDA技术与VHDL程序开发基础教程
五、EDA集成开发工具
ISE+ModelSim
ispLEVER
EDA技术与VHDL程序开发基础教程
。（b）中三条竖线A、B、C也为输入线，输入到或门的横线为和线。和线与
输入线的交叉点为编程点。
当输入线与和线相连通时，
在编程点处以“×”表示。
Y=AB
可以看出，图中电路表示
Y=A+B+C
的逻辑表达式分别为Y=AB
和Y=A+B+C。
ABC
ABC
(a)
(b)
EDA技术与VHDL程序开发基础教程
三、 CPLD的基本结构和工作原理
EDA技术与VHDL程序开发基础教程
第1章 EDA概述
重点内容：
EDA技术发展和应用 EDA工程设计流程 EDA集成开发工具
EDA技术与VHDL程序开发基础教程
一、EDA工程简介
EDA（Electronic Design Automation）工程是现代电子信息工程领 域中一门发展迅速的新技术。
流程
需求分析
算法设计 （Algorithm Optimization）
构架设计 （Architecture Exploration)
RTL 设计 （RTL Design）
RTL 验证 （RTL Verification)
综合 （Synthesis)
门级验证 （Gate-level Verification)
《EDA(VHDL)课程设计》任务书
3．四组数字智力抢答器的VHDL设计（每班1-30号的双号选择）
系统设计要求是：
(1)设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
(1)主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。
(2)主干道处于常允许通行状态，而支干道有车来才允许通行。
(3)当主、支道均有车时，两者交替允许通行，主干道每次放行45s，支干道每次放行25s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s的黄灯作为过渡，并进行减计时显示。
设计的基本要求
3．输入、输出接口说明
4．报告中有分频器、定时器相关模块的功能仿真和时序仿真结果。
5．编写内容充实、完整和规范的课程设计报告书。
6．课程设计报告要求校对仔细，无错字，A4纸打印，左侧装订。
主要参考文献
[1]谭会生，张昌凡.EDA技术及应用.西安：西安电子科技大学出版社，2006,12.
[2]潘松，黄继业.EDA技术实用教程.北京：科学出版社，2008,8.
2．99分钟定时器的VHDL设计（每班1-30号的单号选择）
任务要求：具有整体清零（reset）功能，定时99分钟。以秒速度递增至99分钟停止，启动报警(cout)5秒钟。具有置位（cn）控制，即cn高电平时，clk脉冲上升沿到来，计数加一；cn低电平时，置位结束，进入倒计时阶段，以秒速度使输出计数减一至零结束，并同时报警（cout）5秒钟。
为了防止雷同，建议每班1-4号设计2.5分频，5-8号设计3.5分频，9-12号设计4.5分频，13-16号设计5.5分频，17-20号设计6.5分频，21-24号设计7.5分频，25-28设计8.5分频，29-32设计9.5分频，33-36设计10.5分频，37-40号设计11.5分频，41-44号设计12.5分频计数器。
EDA技术与VHDL_汇总
EDA技术与VHDL_汇总EDA（Electronic Design Automation，电子设计自动化）技术是一类软件和工具的总称，用于帮助设计师在集成电路设计过程中进行系统分析、系统设计、电路设计、物理布局、验证等工作。
EDA技术在现代集成电路设计中起着至关重要的作用。
VHDL（VHSIC Hardware Description Language，可编程硬件描述语言）是一种用于描述数字电路和系统的硬件描述语言。
VHDL通过以人类可读的方式描述电路结构和行为，然后使用EDA工具将VHDL代码转换为实际的电路图和布局。
首先，EDA技术提供了各种工具和环境，可以帮助设计者对电路进行分析和模拟，以验证电路的性能和功能。
设计者可以使用EDA工具对电路进行仿真，以便在实际制造之前发现并消除潜在问题。
在这个过程中，VHDL作为一个硬件描述语言，提供了一种方式来描述和验证电路的行为和功能。
其次，EDA技术还可以帮助设计者将VHDL代码转换为物理布局。
设计者可以使用EDA工具进行逻辑合成、布局布线等操作，根据VHDL代码生成实际的电路图。
这些工具可以通过综合技术将高级抽象描述转换为底层的物理结构，从而提高电路设计的效率和准确性。
此外，EDA技术还可以辅助设计者进行电路的优化。
设计者可以使用EDA工具对电路进行优化，并进行不同级别的折中。
例如，可以通过选择不同的元件、更改电路结构或参数来改善电路性能。
这些优化过程需要设计者对VHDL代码进行分析和修改，以达到更好的性能和功耗表现。
最后，EDA技术还可以帮助设计者进行电路的验证。
使用EDA工具可以对已实现的电路进行验证，确保其符合设计要求。
这些工具可以通过测试用例和仿真来验证电路的正确性，并提供分析报告和调试工具，以便设计者快速定位和修复问题。
VHDL作为硬件描述语言，可以提供详细的功能和行为描述，有助于验证过程的进行。
总而言之，EDA技术与VHDL密切相关，通过提供各种工具和环境，帮助设计者完成集成电路设计的各个阶段。
EDA技术及应用-VHDL版(第三版)(潭会生)第7章详解
第7章 EDA技术实验
CLK CLR ENA
CNT10
CLK
U0
CLR
ENA
CQ[3..0] CO
DOUT[3..0] S0
CNT10
CLK
U1
CLR
ENA
CQ[3..0] CO
DOUT[7..4] S1
CNT10
CLK CLR ENA
U2 CQ[3..0] CO
DOUT[11..8] S2
CNT10 U3
第7章 EDA技术实验
ห้องสมุดไป่ตู้验证清零功能
验证使能有效
验证计数功能
预计可能结果
图7.2 CNT10仿真输入设置及可能结果估计图
第7章 EDA技术实验
4) 管脚锁定文件 根据图7.1所示的CNT9999电路原理图，本设计实体的 输入有时钟信号CLK、清零信号CLR和计数使能信号ENA， 输出为DOUT[15..0]，据此可选择实验电路结构图NO.0，对 应实验模式0。 根据图7.5所示的实验电路结构图NO.0和图7.1确定引脚 的锁定。选用EPM7128S-PL84芯片，其引脚锁定过程如表 7.1所示，其中CLK接CLOCK2，CLR接键3，ENA接键4， 计数结果DOUT[3..0]、DOUT[7..4]、DOUT[11..8]、 DOUT[15..12]经外部译码器译码后，分别在数码管1、数码 管2、数码管3、数码管4上显示。
第7章 EDA技术实验
3．实验要求 (1) 画出系统的原理框图，说明系统中各主要组成部分 的功能。 (2) 编写各个VHDL源程序。 (3) 根据系统的功能，选好测试用例，画出测试输入信 号波形或编好测试程序。 (4) 根据选用的EDA实验开发装置编好用于硬件验证的 管脚锁定表格或文件。 (5) 记录系统仿真、逻辑综合及硬件验证结果。 (6) 记录实验过程中出现的问题及解决办法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《EDA技术与VHDL语言设计》
课程设计
题目：交通灯控制器
姓名： *****
院系：电子信息工程系
专业：电子信息工程
班级：电信112班
学号： ******
指导教师： ******
2013年6 月
交通灯控制器
***
（电子信息工程学系指导教师：**）
摘要：传统的交通灯控制器多数由单片机实现，本文介绍基于EDA技术设计交通灯控制器的
一种方案。
EDA技术的一个重要特征是使用硬件描述语言来完成系统的设计文件，这在电子
设计领域已得到设计者的广泛采用。
给出了交通灯控制器的源程序和仿真结果，仿真结果表明
该设计方案可行。
关键词：交通灯控制器；仿真；设计
1.设计原理
1.1设计要求
设计一个十字路口交通控制器，器示意图如图1.1所示，A方向和B方向歌设红（R）、黄（Y）、
绿（G）、和左拐（L）四盏灯，四种灯按合理的顺序亮灭，并能将灯亮的时间以倒计时的形式显示出来。
A方向红、绿、黄、左拐灯亮的时间分别为65s、40s、5s、和15s，B方向红、绿、黄、左拐灯亮的时
间分别为55s、30s、5s、和15s。
1.2功能要求
两个方向各种灯亮的时间能够进行设置和修改，此外假设A方向是主干路，车流大，因此在
表1.2 交通灯控制器的状态
1.3设计思路和原理
根据交通灯控制器要求实现的功能，考虑用两个并行执行的always模块来分别控制A和B两个方向的四盏灯，这两个always模块使用同一个时钟信号，以进行同步。
也就是说，两个always模块的敏感信号是同一个，每个模块控制一个方向的四种灯按如下顺序点亮，并往复循环：绿灯→黄灯→左拐灯→黄灯→红灯。
每种灯亮的时间采用一个减法计数器进行计数，计数器用同步预置法设计，这样只需改变计数器的
模，因此每个方向只要一个计数器进行计时即可。
为便于显示灯亮的时间，计数器的输出均采用BCD 码，显示由四个数码管来完成，A方向和B方向各用两个数码管。
2.Verilog HDL程序设计
根据整体设计要求，编写各个功能部分Verilog HDL程序，设置各输入输出变量说明如下：
LAMPA:控制A方向四盏灯的亮灭，其中，LAMPA0~LAMPA3,分别控制A方向的左拐灯、绿灯、黄灯和红灯;
LAMPB:控制B方向四盏灯的亮灭，其中，LAMPB0~LAMPB3,分别控制B方向的左拐灯、绿灯、黄灯和红灯;
ACOUNT:用于A方向灯的时间显示，8位，可驱动两个数码管；
BCOUNT:用于B方向灯的时间显示，8位，可驱动两个数码管。
程序清单如下：
module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT);
input CLK,EN; //输入同步时钟和使能信号
output[3:0] LAMPA,LAMPB;
output[7:0] ACOUNT,BCOUNT;
reg tempa,tempb;
reg[2:0] counta,countb;
reg[3:0] LAMPA,LAMPB;
reg[7:0] ared,ayellow,agreen,aleft,bred,byellow,bgreen,bleft;
reg[7:0] numa,numb;
always @(EN)
if(!EN)
begin //设置各种灯的计数器的预置数
ared <=8'd30; ayellow <=8'd5; //设置各种灯的计数器的预置数A方向红
agreen <=8'd45; aleft <=8'd15;
bred <=8'd50; byellow <=8'd5; //设置各种灯的计数器的预置数B方向红
bleft <=8'd10; bgreen <=8'd30;
end
assign ACOUNT=numa;
assign BCOUNT=numb;
always @(posedge CLK) //该进程控制A方向的四种灯
begin
if(EN)
begin
if(!tempa)
begin tempa<=1;
case(counta) //控制亮灯的顺序
0:begin numa<=agreen;LAMPA<=2;counta<=1;end
1:begin numa<=ayellow;LAMPA<=4;counta<=2;end
2:begin numa<=aleft;LAMPA<=1;counta<=3;end
3:begin numa<=ayellow;LAMPA<=4;counta<=4;end
4:begin numa<=ared;LAMPA<=8;counta<=0;end
default: LAMPA<=8;
endcase
end
else begin //倒计时
if(numa>1)
if(numa[3:0]==0)
begin numa[3:0]<=4'b1001;numa[7:4]<=numa[7:4]-1;end
else numa[3:0]<=numa[3:0]-1;
if(numa==2) tempa<=0;
end
end
else begin LAMPA<=4'b1000;counta<=0;tempa<=0;end
end
always @(posedge CLK) //该进程控制B方向的四种灯
begin
if(EN)
begin
if(!tempb)
begin tempb<=1;
case (countb) //控制亮灯的顺序
0:begin numb<=bred;LAMPB<=8;countb<=1;end
1:begin numb<=bgreen;LAMPB<=2;countb<=2;end
2:begin numb<=byellow;LAMPB<=4;countb<=3;end
3:begin numb<=bleft;LAMPB<=1;countb<=4;end
4:begin numb<=byellow;LAMPB<=4;countb<=0;end
default LAMPB<=8;
endcase
end
else begin //倒计时
if(numb>1)
if(!numb[3:0])
begin numb[3:0]<=9;numb[7:4]<=numb[7:4]-1;end
else numb[3:0]<=numb[3:0]-1;
if(numb==2) tempb<=0;
end
end
else begin LAMPB<=4'b1000;tempb<=0;countb<=0;end
end
Endmodule
3.仿真
在maxplus2软件下创建工程，新建编辑设计文件，将程序输入，整体编译后，新建波形仿真文件。
设置仿真时间，时钟周期，输入输出端口，进行波形仿真。
具体仿真波形图及说明如下所示：
图1 交通灯控制器仿真波形
4.结束语：
在设计中采用V erilog HDL语言设计交通灯控制系统, 借助其功能强大的语言结构, 简明的代码描述复杂控制逻辑设计, 在提高工作效率的同时达到求解目的, 并可以通过V erilog HDL 语言的综合工
具进行相应硬件电路生成, 具有传统逻辑设计方法所无法比拟的优越性。
使用MAX+PLUS2编写代码并进行时序仿真，发现有问题的地方及时改掉，经过反复的操作终于达到目的。
时序仿真时经常遇到错误，不是没有波形就是没有延迟，或者是波形不能完整出现。
但经过反复修改程序，考虑各个可能出现的问题并解决，尽量与实际实用性接轨，最终基本完成设计要求。
实践证明，在编写一个较复杂的程序时，一开始一定要画流程图，弄清楚各个功能及实现它们的逻辑算法，做到心中有数后在开始下笔写编写程序。
在编写的时候要尤其要注意语言的规范，首先程序要逻辑清晰，简洁明了，避免不必要的嵌套与条用，其次要适当地给程序加上注解文字，提高可读性，以方便之后的程序出错时进行查找，最后充分利用仿真软件提供的各项编译工具与报错消息，按图索骥，有方向的完成程序调试。
通过这次课程设计，熟悉了简单EDA设计的整个流程，加深了对Verilog HDL硬件描述语言的理解，提高了动手能力，并且锻炼了自己的耐心，收获颇丰，我会把在本次课程设计中学到的东西应用到今后的工作学习中。
参考资料
[1] 俞定玖, 刘湘慧. GSM 数字蜂窝移动交换系统测试[J ]. 电信科学, 2000
[2] 张明. V erilog HDL 实用教程[M ]. 成都: 电子科技大学出版社, 1999
[3] 康华光. 电子技术基础(数字部分) [M ]. 北京: 高等教育出版社, 1988
[4]EDA技术与Verilog设计王金明、冷自强编著科学出版社。