电子技术ch2组合逻辑电路—80学时XX修改版
• 路图。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：设计三人表决电路（A、B、C）。每人一个按 键，如果同意则按下，不同意则不按。结果用指示 灯表示，多数同意时指示灯亮，否则不亮。
•1、逻辑抽象：
•首先指明逻辑符号取“0”、“1” 的含义。
•“—”表示低电平有效。
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139管脚 图
•注：
•一片139内含两个2-4译码器
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：利用线译码器分时将采样数据送入计算机。
线总
•
•三态门
•A
•三态门
•三态门
•禁 止状
态 •工 作状 态
•40
电子技术ch2组合逻辑电路—80学时 XX修改版
（4）选通输出端YS和扩展输出端YEX：为扩
展编码器功能而设置。
•允许编码， 但无有效
编码请求
•正在优 先编码
•41
电子技术ch2组合逻辑电路—80学时 XX修改版
• 以上通过对74LS148编码器逻辑功能的分析， 介绍了通过MSI器件逻辑功能表了解集成器件功能 的方法。
电子技术ch2组合逻辑电路—80学时 XX修改版
•１、加法器（黑版设计）
•(1)一位半加器: •不考虑低位进位将两个一位 二进制数A和B相加。
•半加器真值 表
• •A•
•B•
•=1•
•S•
•
•&•
•C• O
•半加器电路图•
•加 •A •S •和 •被加数数 •B •CO •进位
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
•十个输 入
•需要几位输出？ •四 位
•输入：I0 I9。
•输出：F4 F1
•列出状态表如下：
电子技术ch2组合逻辑电路—80学时 XX修改版
•状态表
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
•优先编码器
• 在优先编码器中，允许同时输入两个以上 的有效编码请求信号。
•对M个信号编码时，应如何确定位数N？ • N位二进制代码可以表示多少个信号？
•编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。 • 例：对101键盘编码时，采用了7位二进制 代码ASCⅡ码。27＝128＞101。 •
电子技术ch2组合逻辑电路—80学时 XX修改版
• (2) 编码输出端•Y2、Y1、 ：从功能表可以 看出，74LS148编码器Y的0 编码输出是反码。
•39
电子技术ch2组合逻辑电路—80学时 XX修改版
• （3） 选通输入端：只有在•S = 0时，编码器才处 于工作状态；而在•S = 1时，编码器处于禁止状态，所 有输出端均被封锁为高电平。
•1、真值表 •2、化简
•A B C •Y
•0 0 0 •0 •0 0 1 •0
•0 1 0 •0 •0 1 1 •1 •1 0 0 •0 •1 0 1 •1 • 1 1 0 •1 •1 1 1 •1
•3、变换
•４、实现 •A •B •C
•&
•&
•& •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•…
• •…
•一组(n)二进 制代码
译
•一组(N)高
码
低电平信号
器
电子技术ch2组合逻辑电路—80学时 XX修改版
•(1) 2-4线译码器74LS139的内部线路
•1
•&
•A •1
1
•&
•1
•&
•A •1
0
•输入
•1
•&
•输出
•控制端
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139的功能 表
•§ 2.2 组合逻辑电路分析
•已知电路 结构
•分析步骤：
•求输入输出 之间的逻辑关 系
• 1、由给定的逻辑图写出逻辑关系表 达式。
• 2、用逻辑代数或卡诺图对逻辑代数 进行化简。
• 3、列出输入输出状态表并得出结论。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
•(2)全加器: •需考虑低位进位将两个一位二进制数A和B相加。
•全加器真值 表
•全加和
•向高位的进
位
•18
电子技术ch2组合逻辑电路—80学时 XX修改版
•(2)全加器:
•加 •被加数数
•进位
•A •S •B •CO
•CI
•和 •进位
•低位向本位的
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
•0 •1 •2 •3 •4 •5 •6 •7 •S
•74LS148
•74LS14S－使能（允许）输入端，低电平有效。
•YS、 YES －使能优先标志输出端，主要用来级联和扩展。
电子技术ch2组合逻辑电路—80学时 XX修改版
•八线—三线优先编码器74LS148
•常用芯片：（实验用芯片） •16
•9
•74LS283
•例如： •1 •1
•0 •0
•1
•,
•0 •0
•8
•1 •0
•1
•0
•0
•0
•CO •CI
•CO •CI
•CO •CI
•0
•CO •CI
•0
•0
•0
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
• ２、编码器
• 1）、编码
• 生活中常用十进制数及文字、符号等表示事物。数字电 路只能以二进制信号工作。因此，在数字电路中，需要用二 进制代码表示某个事物或特定对象，这一过程称为编码。
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值表
电子技术ch2组合逻辑电路—80学时 XX修改版
•F3 •F2 •F1
•& •& •&
•I
1•I
2•I
3•I
4•I
5•I
6•I
7•I
8
•8-3译码器逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
• 二---十进制编码器
• 将十个状态（对应于十进制的十个代码） 编制成BCD码。
•相同为“0” •不同为“1”
•异或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
•&
2
•M
•1
•&
•=1
•1
4 •F
•1
•B •0
•&
3 •1
•被封锁
电子技术ch2组合逻辑电路—80学时 XX修改版
•被封锁
•A
•& 2
•1
•M
•0
•&
•=0
•1
4 •F
电子技术ch2组合逻辑电 路—80学时XXX修改版
2020/11/27
电子技术ch2组合逻辑电路—80学时 XX修改版
路逻 辑 电
•
•§ 2.1 概述
•组合逻辑电 路
•现时的输出仅 取决于现时的输 入
•时序逻辑电 路
•除与现时输入 有关外还与原状 态有关
电子技术ch2组合逻辑电路—80学时 XX修改版
•3位二进制优先编码器的真值表
•设I7的优先级别最高，I6次之，依此类推，I0最低。
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻 辑 表 达 式
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS148优先编码器
•在允许多个输入信号同时有效，只对 优先级别最高者编码的编码器。
•常用的MSI: 74LS148(8/3线)
•A
•&
•B
•C
•&
•1 •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•若用与非门实现 •变换:
•实现：
•A •B
•C
•&
•&
•&
•F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：保险柜的三层门上各装有一个开关，当门打开时， 开关闭合，要求实现：当任何两层门打开时，报警灯亮。 试设计用与非门电路(SSI) 实现此功能。
•&
•B
•1
•&
•F
•&
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
•相同为“1” •不同为“0”
•同或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。 •&
•A •&
•B •&
•& •F
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
•表 74LS148电路的功能表
电子技术ch2组合逻辑电路—80学时 XX修改版
•
74LS148的逻辑功能描述：
•
(1) 编码输入端：逻辑符号输•I入0~I端7
上面均有“—”号，这表示编码输入低电平有效。
•允许编 码，但无
有效
•编码请 求
•优先 权最高
数字电子技术组合逻辑电路
为接地端。
Y2 Y0
GS
EO
第29页/共94页
3.2.2 二进制编码器
74LS148的逻辑符号如图3.12（b）所示。
图3.12（b） 74LS148的逻辑符号
第30页/共94页
3.2.2 二进制编码器
74LS148的功能表如表3.8所示。
第31页/共94页
3.2.3 二-十进制编码器
二-十进制编码器的基本功能是将10个十进制数 码转换为8421BCD码。因有10个输入、4位输出，通常 称为10线-4线8421BCD编码器，其示意图如图3.14所示。
第37页/共94页
3.3.1 任务描述 2. 闭合开关S1、S2，观察发光二极管的发光情况，记录观察到的结 果。 3. 闭合开关S1、断开开关S2，观察发光二极管的发光情况，记录观 察到的结果。 4. 断开开关S1、闭合开关S2，观察发光二极管的发光情况，记录观 察到的结果。 5. 断开开关S1、S2，观察发光二极管的发光情况，记录观察到的结 果。
第38页/共94页
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现 象。
图3.18 闭合S1、断开S2时观察到的现象
第39页/共94页
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
第40页/共94页
3.3.2 二进制译码器
根据表3.11，可得
由于每次操作只有一个输入信号，即输入IR、IY、 IG具有互斥性，根据表3.5，将输出变量取值为1对应的 输入变量相加，可得输出Y1、Y0与输入IR、IY、IG之间 的逻辑关系表达式如下。
Y0 = IR + IG Y1 = IY + IG 对Y1、Y0两次取非，得
《组合逻辑电路》教案
《组合逻辑电路》教案一、教学目标1. 理解组合逻辑电路的基本概念和原理。
2. 掌握组合逻辑电路的分析和设计方法。
3. 能够运用组合逻辑电路解决实际问题。
二、教学内容1. 组合逻辑电路的基本概念：什么是组合逻辑电路，组合逻辑电路的特点。
2. 组合逻辑电路的原理：组合逻辑电路的构成，组合逻辑电路的工作原理。
3. 组合逻辑电路的分析方法：组合逻辑电路的分析步骤，如何判断组合逻辑电路的功能。
4. 组合逻辑电路的设计方法：组合逻辑电路的设计步骤，如何选择适当的逻辑门实现组合逻辑电路。
5. 组合逻辑电路的应用：组合逻辑电路在实际中的应用案例，如何利用组合逻辑电路解决问题。
三、教学方法1. 讲授法：讲解组合逻辑电路的基本概念、原理和分析方法。
2. 案例分析法：分析组合逻辑电路的实际应用案例，让学生更好地理解组合逻辑电路的应用。
3. 实践操作法：让学生通过实际操作，设计组合逻辑电路，提高学生的实际动手能力。
四、教学准备1. 教学PPT：制作组合逻辑电路的教学PPT，用于辅助讲解和展示。
2. 教学案例：准备一些组合逻辑电路的实际应用案例，用于分析。
3. 实验器材：准备一些逻辑门电路元件，让学生进行实践操作。
五、教学过程1. 导入：通过简单的逻辑门电路实例，引入组合逻辑电路的概念。
2. 讲解：讲解组合逻辑电路的基本概念、原理和分析方法。
3. 分析：分析一些组合逻辑电路的实际应用案例，让学生理解组合逻辑电路的应用。
4. 设计：让学生分组设计一些组合逻辑电路，并进行展示和讲解。
5. 总结：总结本节课的重点内容，布置课后作业。
六、教学评估1. 课堂问答：通过提问方式检查学生对组合逻辑电路基本概念的理解程度。
3. 设计作业：评估学生设计的组合逻辑电路方案，检查其分析和实现能力。
七、教学难点与解决策略1. 组合逻辑电路的复杂性：通过实例分析和简化方法，帮助学生理解复杂的组合逻辑电路。
2. 设计方法的灵活运用：引导学生运用创造性思维，灵活运用设计方法。
最新数字电子技术基础电子教案——第3章组合逻辑电路.docx
第 3 章组合逻辑电路数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。
3.1组合逻辑电路的分析方法和设计方法3.1.1组合逻辑电路的基本概念1.组合逻辑电路的定义组合逻辑电路是指在任一时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关的逻辑电路。
其特点是输出状态与输入状态呈即时性，电路无记忆功能。
2.组合逻辑电路的描述方法组合逻辑电路模型如图 3.1 所示。
图 3.1组合逻辑电路的一般框图3.1.2组合逻辑电路的分析方法组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程，实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。
1.组合逻辑电路的分析步骤（ 1）写出逻辑函数表达式（ 2）化简逻辑函数式（ 3）列真值表（ 4）说明功能3.1.3组合逻辑电路的设计方法组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述，再用具体的电路加以实现的过程。
组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路（即用逻辑门电路）来实现组合逻辑电路的功能。
1.组合逻辑电路设计步骤（1）列真值表。
根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出。
（2）写表达式，并化简。
通过逻辑化简，根据真值表写出最简的逻辑函数表达式。
（3）选择合适的门器件，把最简的表达式转换为相应的表达式。
（4）根据表达式画出该电路的逻辑电路图。
3.2编码器3.2.1编码器的原理和分类把若干位二进制数码0 和 1，按一定的规律进行编排，组成不同的代码，并且赋予每组代码以特定的含义，叫做编码。
实现编码操作的电路称为编码器。
1.二进制编码器实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。
其特点是，任一时刻只能对一个输入信号进行编码，即只允许一个输入信号为有效电平，而其余信号均为无效电平。
电工电子技术与技能课件单元十二 模块二 组合逻辑电路的分析与应用
3．显示译码器
显示译码器的功能是将输入的BCD码译成 能用于显示器件的十进制数的信号，并驱动 显示器显示数字。
1
0
1
分组试验
0
总结
U1(BI/RBO)
U1
7
13
A
QA
1
12
B
QB
2
11
C
QC
6
74LS48
10
D
QD
4
9
BI/RBO
QE
5
15
RBI
QF
3
14
LT
QG
R1 R2 R3 R4 R5 R6 R7
0
0
0
1
0
×
×
×
×
×
×
0
1
0
0
1
0
1
0
×
×
×
×
×
0
1
1
0
1
0
0
1
0
×
×
×
×
0
1
1
1
0
1
1
0
1
0
×
×
×
0
1
1
1
1
1
0
0
0
1
0
×
×
0
1
1
1
1
1
1
0
1
0
1
0
×
0
1
1
1
1
1
1
1
1
0
0
1
0
0
1
1
1
1
电工电子技术：第十章 组合逻辑电路
晶体管饱和
B
+
0.3V
UBE--
--
E
发射结正偏
集电结正偏
UBE≥ 0.7V UCE≈ 0.3V
C
开关闭合
E
C
IC≈0
B－
UBE
＋E
发射结反偏 集电结反偏
晶体管截止
UBE＜0 IC≈ 0
C
开关断开
E
5
(2)重点是分析其输出信号与输入信号之间的逻辑关系。 模拟电路中晶体管工作在放大状态(线性区)。 重点是分析其输出信号与输入信号之间的数值、相位关 系及输出信号波形的保真。
RC
+UCC
ui UiH
RB
+ u—i
+
UiL
0
t
u0
—
u0 UCC
UCES
0
t
输入低电平ui=UiL= + 0.3V, UBE＜死区电压(+0.5V),三
极管截止,IC≈0。电路输出高电平uo≈UCC。
输入高电平ui=UiH，三极管发射结正偏,且使其饱和导
通，电路输出低电平。该低电平数值即为三极管饱和管
开门电平UON
保证输出是低电平时,所允许的 最低输入高电平数值。
u0 UOH
2.7V
一旦输入uI＜ UON,输出uO就迅
速升为高电平,与非门由开启转 换为截止 。
0 UIL U0FF U0N
UON≈1.8V
(3)噪声容限
(4)扇出系数N
(5)平均传输延迟时间tpd 典型中速TTL与非门 tpd=(20～40) μs。
SB U
(一)二极管或门电路
VDA A
(1)输入VA=VB=+0.3V，二
数字电子技术基础——组合逻辑电路
解： 设输入4个分别为I0～I3，高电平有效； 输出为Y1Y0两位二进制代码。
真值表：
输入
输出
I3 I2 I1 I0 Y1 Y0 0001 0 0
0010 0 1
0100 1 0
1000 1 1
注意：编码器在任一时刻只能对一个输入信号进行编码。
输出表达式
Y1 I3I 2 I1 I0 I3 I 2 I1 I0 Y0 I3 I 2 I1 I0 I3 I 2 I1 I0
2．集成编码器
74LS148（74HC148）为TTL（CMOS） 8线-3线 优先编码器，两者电性能参数不同，但逻辑功能相同。
74LS148 74LS148
1 I4 2 I5
3 I6 4 I7
5 EI
6 Y2 7 Y1
8 GND
UCC 16 EO 15
GS 14 I 3 13
I 2 12 I1 11 I 0 10 Y0 9
端，低电平有效。当
时，译码器处于非工作状态，
输出为1111。当
时，译码器工作，对应每个代码仅
有一个输出端有效，从而识别四种不同的输入代码。
74LS138为3线-8线译码器
1 A0 2 A1 3 A2
4 G2A 5 G2B
6 G1
7 Y7
8 GND
74LS138
UCC 16
Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
例 设计一个交通灯故障自动检测器，以实现红、黄、 绿三种灯的远程监控，要求用与非门实现。
解： （1）逻辑赋值。
输入：
红、黄、绿三种灯分别 用变量A、B、C表示，灯 亮为1，不亮为0。
输出：
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
《组合逻辑电路》公开课教案
《组合逻辑电路》公开课教案一、教学目标：1. 让学生了解组合逻辑电路的基本概念和特点。
2. 让学生掌握组合逻辑电路的分析和设计方法。
3. 培养学生运用组合逻辑电路解决实际问题的能力。
二、教学内容：1. 组合逻辑电路的基本概念2. 组合逻辑电路的特点3. 组合逻辑电路的分析和设计方法4. 组合逻辑电路的应用实例5. 组合逻辑电路的仿真实验三、教学过程：1. 导入：通过简单的生活实例，引发学生对组合逻辑电路的好奇心，激发学习兴趣。
2. 讲解：讲解组合逻辑电路的基本概念、特点和分析设计方法，结合实例进行解释。
3. 互动：引导学生参与课堂讨论，提出问题，共同探讨组合逻辑电路的应用场景。
4. 实践：分组进行组合逻辑电路的仿真实验，让学生动手操作，加深对知识的理解。
四、教学方法：1. 讲授法：讲解基本概念、特点和分析设计方法。
2. 案例分析法：通过实例讲解组合逻辑电路的应用。
3. 互动教学法：引导学生参与课堂讨论，提高学生的思考能力。
4. 实验教学法：进行组合逻辑电路的仿真实验，培养学生的动手能力。
五、教学评价：1. 课堂参与度：观察学生在课堂上的发言和讨论情况，评估学生的参与程度。
2. 实验报告：评估学生在仿真实验中的操作能力和对知识的理解程度。
3. 课后作业：检查学生对课堂内容的掌握情况。
4. 期末考试：检验学生对本节课知识的总体掌握情况。
六、教学资源：1. 教材：《组合逻辑电路》相关章节。
2. 课件：制作组合逻辑电路的课件，用于辅助讲解。
3. 实验设备：计算机、仿真实验软件。
4. 网络资源：查找相关的教学视频、案例，用于课堂拓展。
七、教学环境：1. 教室：宽敞、明亮的教室，配备计算机和投影仪。
2. 实验区：配备计算机和仿真实验软件的实验区。
八、教学进度安排：1. 第一课时：介绍组合逻辑电路的基本概念和特点。
2. 第二课时：讲解组合逻辑电路的分析和设计方法。
3. 第三课时：讲解组合逻辑电路的应用实例。
4. 第四课时：进行组合逻辑电路的仿真实验。
《电工电子技术》课件——模快八 组合逻辑电路
指任何时刻的输出不仅取决于该时刻输 入信号的组合，而与电路原有的状态有关的 电路。
电工电子技术
模块八：组合逻辑电路
二、组合逻辑电路的特点与描述方法
电
逻辑功能特点： 没有存储和记忆作用
路
特 点
结构特点：
由门电路构成，不含记忆单元，只存 在从输入到输出的通路，没有反馈回路
功
能 描
主要有逻辑表达式、真值表、卡诺图和逻辑图
Y1
B
&
Y
&
Y3
电工电子技术
模块八：组合逻辑电路
解：分析步骤如下： 1步：由输入变量A、B开始，逐级写出各个门的输出表达式，最后导出输出结果。
Y1 AB
Y2 A Y1 A AB A AB A B
Y3 B Y1 B AB B AB A B
Y Y2Y3 ( A B)( A B)
编码
将具有特定含义的信息编 成相应二进制代码的过程
编码器(Encoder)
被编 信号
编码器
编 码 器
二进制 代码
二进制编码器
二-十进制编码器
优先编码器
电工电子技术
模块八：组合逻辑电路
二、二进制编码器 I1
Y0=I1·I3·I5·I7 7Y2=I4·I5·I6·I7
Y1=I2·I3·I6·I7 原码输出
2步：将输出结果化为最简的与或式。
Y Y2Y3 ( A B)( A B) A B A B A B A B
3步：列出真值表，如表所示。
输入
A
B
0
0
0
1
1
0
1
1
输出 Y 0 1 1 0
4步：分析真值表可知，A、B输入相同时，输出为0；A、B输入不同时，输出 为1。即为异或逻辑。
电子技术及应用(第2版)课件：组合逻辑电路
I1 I0
I7 I6 I5 I4
I3 I2
I1 I0
ቤተ መጻሕፍቲ ባይዱ
图7-14 由与门构成的三位二进制编码器逻辑电路图
7.4.2 8421编码的二-十进制编码器
7.4 编码器
7.4.2 8421编码的二-十进制编码器
7.4 编码器
根据表7-8可写出四位输出函数表达式， 并转化为与非门实现：
Y3
Y2
Y1
5V
&&&
U CC
Y3 I 3 I 2 I 1 I 9 Y0
16 15 14 13 12 11 10 9
74LS147
12 34 56 78
I4 I5 I6 I7 I8 Y2 Y1 GND
图7-16 74LS147型优先码编码器引脚排列图
7.5.1 二进制译码器
7.5 译码器
把具有特定意义信息的二进制代码翻译出来的过程称为译码，实现译码逻辑功能操作的电路称为 译码器。译码器是可以把一种代码转换为另一种代码的电路。
采用与门组成的阵列3线-8线译码器逻辑图如图7-17所示。
图7-17 采用与门组成的阵列3线-8线译码器逻辑图
7.5.1 二进制译码器
7.5 译码器
Y0 A2 A1 A0 Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0 Y4 A2 A1 A0 Y5 A2 A1 A0 Y6 A2 A1 A0 Y7 A2 A1 A0
7.2 组合逻辑电路的设计应用实例
7.2 组合逻辑电路 的设计应用实例
例7-4旅客列车优先通行次序分为高铁、动车和特快。某站在同一时刻只能有一趟列车从车站开 出，即只能给出一个开车信号，设计一个逻辑控制电路图满足上述逻辑要求。