数电实验锁相环倍频器
锁相调频电路实验
锁相调频电路实验实验六锁相调频电路实验一、实验目的1、进一步了解锁相环路的工作原理及性能特点。
2、初步熟悉锁相环路及其基本组成的部件性能指示的测试方法。
二、实验原理1、我们知道锁相环路由鉴相器（Phase Detector）环路滤波器（Loop Fifter）和压控振荡器（voltage control oscillator）三个基本部分组成。
锁相环路实际上是一个相位自动调节系统（ω≠ωR）进入锁定状态ωV=ωR的捕捉过程，与环路保持锁定状态的同步和跟踪过程。
锁相环锁定和失锁的基本标志是：锁定时ω=ωV，△ω=0鉴相器输出一直流电压Vd可以用直流电压表测出，也可以用示波器观察。
失锁时，ω≠ωV鉴相器输出一个交变的交流电压，用直流电压表测量时，其Vd为零，用示波器观察则Vd为交变的交流信号电压，鉴相器的鉴相灵敏度，VCO的控制特性，环路滤波器的滤波性能等参数都对锁相环的性能有很大的影响。
同步过程：起始条件是环路已处于动态平衡中由于不稳定因素的影响，使ωV 产生缓慢漂移时，环路内所发生的使ωV继续锁定在ωR 上的过程，同步过程的进行受一定的限制当起始频差δωV达到一定值时，环路是不能再锁定而失锁，这一边界ΔωH成为同步带。
捕捉过程：起始条件是环路失锁既ωR≠ωV的情况下，环路由失锁进入锁定时环路内所发生的运动过程。
捕捉过程分为快捕和慢捕，通常所指为快捕过程。
捕捉带，它是指环路失锁已既进入锁定的两个边界频率之差的1/2。
2、实验电路介绍实验电路如图6—1所示：限幅器：对输入的方波信号进行整形，消除毛刺、寄生调幅。
用7LS00与非门来完成。
鉴相器：比较两个信号的相位产生与相位差成下比例的电压、它也利用与非门来完成。
（74LS00）74LS00是二输入端四与非门。
图6—1 锁相环路实验电路方框图滤波器：选出反映相位差的直流分量去控制VCO，本滤波器为比例滤波器。
放大器：由LM741组成的基极定时多谢振荡器，它的振荡频率相位受到控制得以调整输出反馈到鉴相器。
锁相环-倍频使用Microsoft-Word-文档
3.5倍频电路相位－时间法的思想是将相位量转换为数字脉冲量，然后对数字脉冲进行测量而得到相位差值。
转换原理如下：两被测信号的相位差可表示为 ： T/T360∆=∆Φ（1）其中 ∆Φ为相位差，T ∆为相位差时间，T 为被测信号周期 数字测量时的表达式：)/f 360f N /T 360N m c （==∆Φτ（2）其中τ为计数脉冲周期，m f 为其频率，c f为被测信号频率，N 为计数值显然这个表达式包括乘法和除法，计算烦琐，利用单片机处理，固然可行，但是仔细观察式 ( 2 ) 就可发现，倘若分子部分360τ 与分母部分 T 可以消去，即1/T 360=τ 则 N=∆Φ， 也就是说计数器的值 N 即是相位差∆Φ ，这个假设成立的条件是T360=τ，用频率表示为cm1/f 360/f=，cm 360ff = ，即计数脉冲的频率为被测信号频率的360倍时，计数器的值就表示了相位差，显然此时测量的精度为1°。
若要使测量精度达到1°，仍然从相位差表达式出发，将相位差表达式进行变形 ：)/f 360f N m c （⨯=∆Φ(3)当cm 360ff = 时，计数器的值 N 除以10即为相位差值，则测量精度提高到1°。
基于相位－时间法原理的测量仪的原理框图如图1-3所示。
基准信号(电压信号)fr 经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360的分频器，使锁相环的输出信号频率为360fr ，但相位与fr 相同，这个输出信号被用作计数器的计数时钟。
原理图如下：A计数为实现计数功能，本文提出三个方案。
方案一：用软件对大量的波形数据进行处理才能达到较高的精度，且采集时间间隔难以精确控制，如果要准确地捕捉到信号的极值，则要求每个信号周期内有足够多的采样点对波形进行细分。
因此，此方法主要适用于精度要求不是很高的情况，或者用于数字存储示波器中。
方案二：相位－电压法则是基于RC 电路的积分和ICL7136芯片的显示校正网络来实现相位差的测量和显示，其测量精度和稳定度都不够高。
基于数字锁相环的同步倍频器设计
一、主要内容与要求1.掌握应用电子设计自动化（EDA）技术设计电子系统的方法；2.采用超高速集成电路硬件描述语言（Verilog）设计一种基于数字锁相环的倍频器；3.重点设计数字环路滤波器和数控振荡器；4.利用计算机仿真技术进行验证；5.阅读并翻译3000单词以上的英文资料。
二、主要技术要求n倍频；2 1.系统能够实现输出信号为输入信号的2.改变系统参数可以得到不同的倍频信号，且始终能够使输出信号与输入信号保持同步；3.用Verilog语言编写设计程序，利用计算机仿真予以验证。
三、研究方法1.在查阅大量技术资料的基础上，进行设计方案的比较；2.确定全数字锁相环系统的设计方案；3.采用自顶向下的设计方法，进行系统模块的划分，并确定用Verilog设计各功能模块的算法；4.编写系统设计程序，并进行仿真验证，经过反复修改使电路系统达到设计要求。
四、工作进度安排1.2012年12月学习掌握Verilog设计技术，收集和整理与毕业设计有关的资料；2.2013年1月在分析和整理资料的基础上写开题报告，确定设计方案和研究技术路线；3.2013年3月完成环路滤波器和数控振荡器的设计与仿真；4.2013年4月完成全数字倍频器的系统设计与仿真；5.2013年5月撰写毕业设计说明书和准备毕业答辩稿；6.2013年6月初毕业答辩。
指导教师南华大学本科生毕业设计（论文）开题报告设计（论文）题目基于数字锁相环的同步倍频器设计省部级课题设计（论文）题目来源起止时工程设计2012.12013.6设计（论文）题目类一、设计（论文）依据及研究意义锁相(phase-locked loop是一种反馈控制电路，作用是实现设备外部输入信号与内部的震荡信号同步其基本组成包括鉴相 phasedetector环路滤波器loopfilter）和压控振荡器 voltagecontroloscillato）倍频器frequencymultiplie）是使输出信号频率等于输入信号频率整倍的电路利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍器倍频器也可由一个压控振荡器和控制环路构成它的控制电路产生一控制压，使压控振荡器的振荡频率严格地锁定在输入频f的倍乘fnf因为非线性变换过程中产生的大量谐波使输出信号相位不稳定所以其构的倍频器，倍频噪声较大。
实验五锁相环测试及应用实验报告
：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。
2．掌握集成锁相环4046芯片的使用方法。
3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。
4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。
5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。
2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。
如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。
若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。
锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。
锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。
经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。
VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。
此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。
需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。
2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。
当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。
⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。
锁相环调频及锁相环调频发射与接收实验实验报告
锁相环调频及锁相环调频发射与接收实验实验报告沈凯捷101180101锁相环调频实验一. 实验目的1．加深对锁相环基本工作原理的理解。
2．掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。
3．掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。
1.理解用锁相环实现调频的基本原理。
2.掌握NE564构成调频电路的原理和调试，测试方法。
二、实验使用仪器1．NE564锁相和调频实验板2．100MHz泰克双踪示波器3. FLUKE万用表4. 高频信号源5. 低频信号源三、实验内容1. 压控振荡器的测试。
2 . 同步带和捕捉带的测量。
3. 调频信号的产生和测量。
四、实验步骤1. 压控振荡器的测试（1）在实验箱主板上插上锁相环调频与测试电路实验模块。
接通实验箱上电源开关，电源指标灯点亮。
（2）把跳线S1，S2，S5，S6，S7断开，S3，S4合上。
单独测试压控振荡器的自由振荡频率。
将双排开关S8的4端合上，此时8200pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的3端合上，此时820pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的2端合上，此时82pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。
然后调节可变电容CW ，观察振荡频率的变化范围，并记录。
将双排开关S8的1端合上，此时22pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。
数字锁相环在倍频电路中的应用
数字锁相环在倍频电路中的应用【摘要】：文章简述了锁相环的发展和组成，重点介绍了数字锁相环PE3236的内部组成，并分析了利用PE3236、二分频器、四分频器以及环路滤波器、压控振荡器组成的倍频电路，并且对环路滤波器和环路特性作了简要说明，从而给出了一种实现了频率合成的更加优化的方法。
【关键词】：PE3236; 单片数字锁相环(PLL); 环路滤波器(LF); 压控振荡器(VCO); 单片分频器中图分类号:TN742.1文献标识码：A 文章编号：1002-6908(2008)0110034-011. 引言锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。
锁相原理在数学方面,早在30年代无线电技术发展的初期就已经出现。
1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述,用锁相环路提取相干载波来完成同步检波。
到了40年代电视接收机中的同步扫描电路中开始广泛的应用锁相技术,使电视图像的同步性能得到很大改善。
进入50年代，随着空间技术的发展,由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题。
在60年代,维特比(Viterbi)研究了无噪声锁相环路的非线性问题,并发表了”相干通信原理”一书。
到了70年代林特塞(Lindscy)和查里斯(Charles)进行了由噪声的一阶、二阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析。
2. 基本原理锁相技术是实现相位自动控制的一门学科，锁相环是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
它由鉴相器、环路滤波器和压控振荡器组成。
鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。
Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。
锁相环倍频
锁相环倍频锁相环倍频是一种常用的频率合成技术，可以将输入的信号倍频到更高的频率。
它在现代通信、雷达、微波、光纤通信等领域中得到广泛应用。
本文将对锁相环倍频的原理、应用和实现进行详细阐述。
一、锁相环倍频的原理锁相环倍频是利用锁相环的稳定性和反馈控制能力来实现的。
锁相环由一个相频比较器、一个电压控制振荡器（VCO）、一个相位误差检测器、滤波电路和一个反馈回路组成。
1.相频比较器：将输入信号和VCO的输出信号进行比较，得到相位误差信号。
2.VCO：根据相频比较器输出的相位误差信号，调整自身的频率。
3.相位误差检测器：检测VCO输出信号的相位与输入信号的相位之间的差异。
4.滤波电路：将相位误差信号进行滤波处理，得到控制VCO频率的电压信号。
5.反馈回路：将滤波电路输出的电压信号反馈给VCO，控制VCO的频率与输入信号的频率保持一致。
锁相环倍频的工作原理是通过调整VCO频率，使得反馈回路能够将输入信号与VCO输出信号的相位保持恒定，从而实现对输入信号的倍频。
二、锁相环倍频的应用锁相环倍频广泛应用于各种需要高稳定性和高精度的频率合成系统中。
下面介绍几个典型的应用场景。
1.通信领域：在无线通信中，锁相环倍频可以将基带信号倍频到射频频率，用于信号的调制和解调。
它可以使得信号频率更高，提高通信信号的传输距离和抗干扰能力。
2.雷达系统：在雷达系统中，锁相环倍频可以将低频信号倍频到微波频率，用于雷达的脉冲压缩和信号处理。
它可以提高雷达系统的分辨率和目标检测能力。
3.光纤通信：在光纤通信系统中，锁相环倍频可以将低频光信号倍频到高频光信号，用于光时钟的生成和光信号的调制。
它可以实现光信号的稳定传输和高速通信。
三、锁相环倍频的实现锁相环倍频的实现需要选择合适的锁相环参数和设计合理的电路结构。
下面介绍几种常用的锁相环倍频实现方案。
1.模拟锁相环倍频：模拟锁相环倍频使用模拟电路实现，具有延迟小、稳定性好等特点。
它适用于频率较低的应用场景，如音频信号的倍频。
锁相环分频倍频的应用原理
锁相环分频倍频的应用原理一、引言锁相环（Phase-Locked Loop，PLL）是一种常用的电子电路，它在现代通信、测量和控制系统中扮演着重要的角色。
锁相环可以实现信号的频率合成、频率转换和时钟恢复等功能。
其中的分频倍频功能在电子系统设计中得到广泛应用。
本文将介绍锁相环分频倍频的应用原理。
二、锁相环简介锁相环是由相位比较器、低通滤波器和波形整形器等组件组成的反馈系统，其输出信号与参考信号处于稳定的相位关系。
通过调节控制电压，锁相环能够跟踪输入信号的相位差，并使输出信号达到稳定的相位同步。
锁相环在通信系统中常用于时钟同步、频率合成和信号调理等应用。
三、锁相环的分频倍频功能锁相环中的分频倍频功能可以将输入信号的频率转换为所需的频率。
分频倍频是通过将输入信号在锁相环内部的振荡器中进行调整实现的。
以下是锁相环分频倍频的应用原理的具体步骤：1.输入信号分频：通过将输入信号分频，将其频率降低至锁相环振荡器可接受的范围。
一般情况下，使用分频器将输入信号频率降低到锁相环的工作范围内。
2.锁相环稳定：一旦输入信号的频率降低至锁相环可以处理的范围，锁相环开始跟踪输入信号。
通过比较输入信号和锁相环输出信号，相位比较器产生一个方向性的误差信号。
3.低通滤波：误差信号经过低通滤波器，滤除高频成分，获得稳定的控制电压。
该控制电压用于调节振荡器的频率，使其与输入信号的相位保持一致。
4.波形整形：控制电压经过波形整形器，将其转换为输出信号。
波形整形器通常将控制电压转换为方波，用于驱动输出信号的数码电路。
5.输出信号倍频：通过在输出信号路径中添加倍频电路，将波形整形之后的信号进行倍频。
倍频电路可以是原理上简单的倍频器，也可以是数字信号处理器实现的复杂倍频算法。
四、应用实例锁相环的分频倍频功能在很多电子系统中得到广泛应用。
以下列举几个应用实例：•频率合成器：通过将输入信号分频和倍频，锁相环可以根据需求合成所需的输出频率。
在无线通信系统中，频率合成器常用于产生无线信号的载波频率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验11 锁相环倍频器
121180166 赵琛
一、实验目的
1学习数字锁相环集成电路，锁相环倍频器的基础知识。
2根据数字锁相环74HC/HCT4046的数据手册，分析、设计数字锁相环倍频器，学习根据集成电路数据手册分析、设计电路的的一般方法。
二、实验器材
双踪示波器、方波信号发生器、数字万用表、CD4046、74LS47。
三、实验预习、研究、思考题
1 锁相环锁定与失锁的标志是什么？如何用示波器来判断？
答：锁定的标志是输出信号和输入信号频率相同，仅有相位的不同。
用示波器判断，可以调节输入电压，若输出信号与输入信号相位差不变化，频率一致，即两信号相对稳定，则完成锁相。
2 锁相环的锁定范围主要由哪些因素决定？
答：由CD4046技术手册可知，期锁定范围由R1、R2、C1三个主要参数决定。
具体值要看这三个参数的关系图。
其中，C1、R1决定中心频率，R2、C1决定最低频率，R1、R2决定最高频率和最低频率比值。
3 CD4046有两个相位比较器，有何区别？74HC4046有3个相位比较
器，有何区别？
答：对于CD4046，两个相位比较器分别为异或相位比较器（NOR ）即PC1，其相位锁定范围为0——180°；相位——频率比较器（PFD ），即PC2，其相位锁定范围为-360°——360°。
其中PC1比较容易锁定，但是要求输入信号50%占空比，或者是波形较好小信号。
若条件达到尽可能用PC1，否则使用PC2已达到稳定的锁相。
一般多用PC2，比较容易满足条件。
对于74HC4046，除去CD4046已有的两个触发器外，还有第三个触发器 JK 触发相位比较器（JK ），即PC3，其相位锁定范围是0——360°。
选择方式与CD4046类似。
4 试推导有一个零点的二阶系统的单位阶跃响应的时域表达式和超调量的表达式。
答：对于有一个零点的二阶系统，其H(s)=
b
as s b as 2+++,其中a=2ζω，b=ω2，这是一个冲激响应。
其对应阶跃响应为G （s ）=b as s b as 2+++*s 1。
对其进行拉普拉斯逆变换可知,由于表达式过于复杂，故使用matlab 进行拉普拉斯逆变换可得，g （t ）=1 - (cosh(t*(a^2/4 - b)^(1/2)) - (a*sinh(t*(a^2/4 - b)^(1/2)))/(2*(a^2/4 - b)^(1/2)))/exp((a*t)/2)
其超调量表达式为σ=）（）
（）（∞∞y y -t y p 。
同样，使用matlab ，，Tp=
log((2*b)/(2*b + a*(a^2 - 4*b)^(1/2) - a^2))/(a^2/4 - b)^(1/2)（另一解为负数不符合实际舍去）
再代入即可求解σ=）（）（）（∞∞y y -t y p =）（（）p p t y 11
-t y =-1。
但由于matlab
功能有限，带入无法求出精确数值解。
其中，我们根据拉普拉斯变换性质，可知1sG(s) 0s limit y =→=∞）（。
5电容C2应如何选取？C2的不同取值，对实际电路的动态特性有何影响？
答：C2是低通滤波电路中的接地电阻。
应该先由对系统的动态特性，即快速性和准确性，确定时间常数τ1、τ2，再求R3、R4、C2的参数。
对于此低通滤波器，K f （s ）=
Vd Vc =1s 211s *2+++）τ（ττ，其中τ1=R3C2， τ
2=R4C2。
系统固有频率 ωn =）（21N KpKo ττ+，)2(221/2KpKo 1*21
n KpKo
N N n +=++=τωτττωζ，前者为系统固有频率，后者为阻尼系数。
快速性与准确性不可兼得，再由τ1＋τ2＝2n N KpKo
ω，
τ2＝N
/KpKo 1-212n ）（ττξω+根据对于系统的需求选取参数，确定C2。
同时，为了使得系统有适当的阻抗，可以让Ｃ２≈８０μＦ。
若其他条件一定，Ｃ２上升，则ωｎ下降，快速性增大，准确度下降。
若Ｃ２下降，则ωｎ上升，上升。
ξ则此时过渡时
下降，可知σ
间增大，快速性下降，准确性升高。
四、实验内容与数据分析
1 压控振荡器特性的测量。
提供VCO输入端0——5V可变输入电压，测量不同电压下VCO输出端的输出频率。
绘制f——Ｖ曲线特性图。
在本实验中，要求锁定频率为10——500KHz。
经过试验，选取R1=10KΩ，R2=2MΩ，C1=80pF,约为10——500KHz。
电路图：
其中4为输出端，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，16接Vcc。
数据图：（Y轴单位：10^5Hz X轴单位：0.5V）
分析：对于本实验来说的压控振荡器，f与v在1。
5V——4.5V之间线性拟合较好，在v<1.5V和v>4.5V时虽然线性拟合度不高，但仍然是f随着v上升而上升，仍可认为处于锁相状态。
其中频率下限误差在9%，上线误差在0.6%，上限拟合较好，而下限较差。
如果将C改为88μF左右时，也许下限会拟合较好。
2 基本锁相环锁定与跟踪的观察。
将锁相环接成基本的闭环频率反馈系统。
将函数发生器PULSE输出的方波加到锁相环的输入端，当方波信号频率f等于VCO中心频率时，锁相环处于锁定状态，此时通过双踪示波器可以看到，输入信号vi与VCO的输出信号频率相等，二者仅存在固定的相位差。
当缓缓改变输入信号频率时，VCO的输出频率也跟着改变，锁相环处于跟踪状态；当输入信号频率超过一定范围时，VCO波形稳定变为不稳定，锁相环进入失锁状态。
电路图：
其中3、4直接相连，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，9、13分别通过R3、C2、R4进行滤波。
原理图
锁定范围：10——500KHz
取f=250kHz、400KHz、490KHz时的波形进行分析。
其输入波形与输出波形Δt分别为400ns、440ns和440ns，而在我选取的示波器坐标下，40ns为最小单位。
可以认为这40ns为误差。
忽略这一误差值，那么几种不同频率下Δt值一样。
事实上，这个差值为系统的传输延迟时间，一般应该保持不变。
在本实验中，理论上锁相环应该上限能达到500KHz，但是在实验中，当取f=500KHz时，示波器上无法出现稳定的锁相环图像，这说明此时已经失锁。
所以才取490KHz时候的波形进行分析。
同时，
对于10KHz时候我也做了图，但是与后三组数据相比，此时示波器
上能显示出的最短时间为1μs，若认为其是此时输入输出信号相位差，则不够准确，且从数量级上与后三组一致，可认为此时Δt也是在440ns左右。
3 倍频电路
设计并实现数字锁相环，实现输入频率10——500HKHz，输出频率是输入频率的1/4.
电路图
工作原理图
其中3、4之间接分频器，5、8接地，6、7通过C1相连，11、12通过R1、R2接地，9、13分别通过R3、C2、R4进行滤波。
其中倍频器原理图与连线图
分频器采用74LS74的两个D触发器构成的两个二分频器级联构成四分频器。
其中3为信号输入端，12为信号输出端。
锁定频率：f从2.27Hz——125.6KHz
波形图：
数据分析：
从数据可以看出，当系统处于稳定状态时，锁定范围基本恰为原始锁定频率四分之一（9.1KHz——503KHz），说明系统工作稳定。