《模拟电路》单元2：分频电路的制作2
音响二分频电路
摘要：模拟电子技术是一门应用性、实践性很强的学科，学习它的根本方法是将理论与实践相结合。
在学习的过程中实验是比不可少的，通过课程设计解决一些问题可以很好的将理论应用于实践，从而提高自己的动手能力。
本次设计为扩音器中电子分频电路，其中综合运用了电容滤波以及放大器的放大等知识。
此分频电路可将音频信号的高频段与低频段分开，并通过multisim的仿真可看到此电路的设计的确符合要求。
关键词：电子分频电路、三阶分频、放大器目录摘要 (1)目录 (2)1前言 (3)1.1 概论 (3)1.2 电子分频电路简介 (3)2 设计要求 (4)2.1 基本要求 (4)2.2 提高要求 (4)2.3 课程设计的目的 (4)3 设计方案 (4)3.1 设计总体框图 (4)3.2 设计思路 (5)3.2.1 电路的设计 (5)3.2.2 电路中个参数的计算 (8)3.2.3 NE5532简介 (9)4 电路仿真与测试 (9)4.1电路在multisim里的仿真测试结果 (9)4.2 测试结果分析 (12)结论 (12)参考文献 (13)1前言1.1 概论在现代人类社会的生产活动中，经常需要将各种声音信号转换成电信号，然后进行储存、放大后再输出。
音频是指人耳能够感知的声音频率范围，电子分频是指对人能感知的声音频率分别进行低、中、高音的放大。
音频功率放大则是指音频电信号被放大以后，还要能够有足够大的功率去推动扬声器或耳机等负载，重新将电信号转换为声音输出。
电子分频电路在实际生活中具有很大的应用空间，它将各个频段的声音信号分离开来，合理的分割个单元的工作频段、进行个单元功率分配，使得个单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真。
另外，利用电子分频电路的特性还可以弥补单元在某频段里的声音缺陷，将各频段圆滑平顺地对接起来。
1.2 电子分频电路简介所谓电子分频，就是将分频电路提至放大电路之前的拓扑设计。
电子分频（或称有源、主动分频）网络有以下优点：1.瞬态响应得到改善；2.每只放大器工作频带变窄；3.低频过载可能性降低；4.动态范围提高；5.互调失真小；6.各单元灵敏度便于控制六大优点。
一文详解分频器的计算和调整方法
一文详解分频器的计算和调整方法您是否知道音箱之所以有这么出色的低音高音的音质效果完全得力于一个音箱设备中的音响分频器，如果没有这个小小的音箱分频器，音箱根本就不可能有出色的音质效果。
本文主要带领大家来了解一下分频器的计算和调整，首先来了解一下分频器原理及是分频点，其次详细了解分频器计算的顺序以及调整方法。
分频器简介分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。
在高质量声音重放时，需要进行电子分频处理。
分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。
之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。
分频器是音箱中的“大脑”，对音质的好坏至关重要。
功放输出的音乐讯号必须经过分频器中的过滤波元件处理，让各单元特定频率的讯号通过。
要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍、明朗、舒适、宽广、自然的音质效果。
在一个扬声器系统里，人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频器是音箱中的“大脑”，分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用。
尤其在中、高频部分，分频电路所起到的作用就更为明显。
分频器原理从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC 滤波网络，高音通道是高通滤波器，它只让高频信号通过而阻止低频信号；低音通道正好相反，它只让低音通过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率可以通过，高频成份和低频成份都将被阻止。
在实际的分频器中，有时为了平衡高、低音单元之间的灵敏度差异，还要加入衰减电阻；另外，有些分频器中还加入了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平坦一些，以便于功放驱动。
多种分频设计方法
基于VHDL和FPGA的多种分频的实现方法分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。
在同一个设计中有时要求多种形式的分频。
通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。
但对半整数分频及等占空比的奇数分频实现较为困难。
本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用Altera公司的FPGA，设计了一种能够满足上述各种要求的较为通用的分频器。
一、电路设计采用FPGA实现半整数分频器，可以采用以下方法：设计一个模N的计数器，再设计一个脉冲扣除电路，每来两个脉冲扣除一个脉冲，即可实现分频系数为N-0.5的分频器。
脉冲扣除电路由异或门和一个2分频器构成。
本设计在半整数分频器原理的基础上，对异或门加一个使能控制信号，通过对异或门和计数器计数状态值的控制，实现同一个电路完成多种形式分频，如图1所示。
二、VHDL语言的实现现通过设计一个可以实现8.5分频，等占空比的17分频，2、4、8、16、32分频，及占空比为1∶8和4∶5的9分频等多种形式分频的分频器，介绍该通用分频器的FPGA实现。
由图1所示的电路原理图可知，分频器由带使能端的异或门、模N计数器和一个2分频器组成，本设计用D触发器来完成2分频的功能，实现方法是：将触发器的Q反输出端反馈回输入端D，将计数器的一个计数输出端作为D触发器的时钟输入端。
各功能模块的VHDL语言实现如下。
1.模N计数器的实现一般设计中用到计数器时，我们可以调用lpm库中的计数器模块，也可以采用VHDL 语言自己设计一个模N计数器。
本设计采用VHDL语言设计一个最大模值为16的计数器。
输入端口为：使能信号en，复位信号clr和时钟信号clk;输出端口为：qa、qb、qc、qd。
其VHDL语言描述略。
2.带使能控制的异或门的实现输入端为：xor_en：异或使能，a和b：异或输入;输出端为：c：异或输出。
音响二分频器电路图（六款模拟电路设计原理图详解）
音响二分频器电路图（六款模拟电路设计原理图详解）音箱分频器工作原理音箱分频器原理1从工作原理看，分频器就是一个由电容器和电感线圈构成的滤波网。
高音通道只让高频信号经过而阻止低频信号；低音通道正好相反，只让低音经过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率能够经过，高频成分和低频成分都将被阻止。
音箱分频器原理2看似简单，但在实践运用的分频器中，为了均衡上下音单元之间的灵活度差别，厂家们需依据不同状况参加大小不一的衰减电阻或是由电阻、电容构成的阻抗补偿网络，不同的设计和消费工艺自然使分频器这个看似不起眼的元件在音箱中产生了效果不一的影响。
而这些细节，正式一切HIFI器材必需追求的，这也是HIFI与普通民用设备的根本区别。
音箱分频器电路的作用1.在播放音乐时，由于扬声器单元本身的能力与构造限制，只用一个扬声器难以覆盖全部频段，而假如把全频段信号不加分配地直接送入高、中、低音单元中去，在单元频响范围之外的那局部“多余信号”会对正常频段内的信号复原产生不利影响，以至可能使高音、中音单元损坏。
由于这个缘由，设计师们必需将音频频段划分为几段，不同频段用不同扬声器停止放声。
这就是分频器的由来与作用。
2.分频器就是音箱中的“大脑”，对音质的好坏至关重要。
功放输出的音乐讯号必需经过火频器中的各滤波元件处置，让各单元特定频率的讯号经过。
要科学、合理、严谨地设计好音箱之分频器，才干有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位精确，才能使高、中、低音播放出来的音乐层次清楚、合拍，明朗、温馨、宽广、自然的音质。
3.在实践的分频器中，有时为了均衡高、低音单元之间的灵活度差别，还要参加衰减电阻；另外，有些分频器中还参加了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平整一些，以便于功放驱动。
音响二分频器电路图（一）6db分频方式与24db分频方式比较.6db分频裸露分频方式易于调整出平直的声压，但中频及中低频段的调整远不及24ab分频方式易于得心应手，24ab分频方式用的元件多，并将频段分割来调整，对于声压频率特性的平直要比6ab分频方式难调得多。
实验2 分频电路和数字时钟
实验2 分频电路和数字时钟一、基于Quartus II 软件，用D 触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
实验工具：Quartus Ⅱ8.0 实验步骤：（1）工程设计步骤：（2）分频电路设计：实验内容：（一）二分频电路 （1）原理图设计：如图1-1图1-1 二分频电路（2）综合综合报告：如图1-2图1-2 二分频综合报告流动状态 软件版本 修复名称 顶层文件 器件系列所有逻辑资源所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型（3）功能仿真二分频电路功能仿真波形图：如图1-3图1-3 二分频功能仿真图结论：时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
所以二分频电路的仿真结果是正确的。
（4）时序仿真二分频电路时序仿真波形图：如图1-4图1-4 二分频时序仿真图结论：时序仿真时，输出的波形明显出现了延时。
时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
虽然出现了延时，但二分频电路的仿真结果仍然是正确的。
最大工作频率：450MHZ 如图1-5图1-5 最大工作频率延时情况：tco时钟至输出的延时为5.736s 如图1-6注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）图1-6 延时情况图（5）封装二分频电路的封装：如图1-7图 1-7 二分频电路封装（二）四分频电路和八分频电路 （1）原理图设计：如图 2-1图 2-1 四分频电路和八分频电路（2）综合综合报告：如图2-2图 2-2 综合报告（3）功能仿真四分频电路和八分频电路功能仿真波形图：如图2-3图2-3四分频电路和八分频电路功能仿真波形图八分频输出四分频输出二分频输出时钟输入结论：时钟的一个周期为100ns，频率为1/100，2OUT输出的一个周期为200ns，频率为1/200；4OUT输出的一个周期为400ns，频率为1/400，是时钟频率的1/4；8OUT输出的一个周期为800ns，频率为1/800ns，是时钟频率的1/8.所以四分频电路和八分频电路的仿真结果是正确的。
课程设计—分频器的制作
电子技术课程设计报告学院：专业班级：学生姓名：学号：指导教师：完成时间：成绩：分频器的制作设计报告一. 设计要求把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生 2、倍频信号的产生。
二. 设计的作用、目的1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现1、单元电路设计(或仿真)与分析1、分频信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号示波器显示：号2000Hz。
二分频电路实验报告参考模板
实验二⒈原理图输入设计分频电路一、实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。
二、原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。
三、实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
四、实验环境：计算机、Quartus II 软件。
五、实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
六、实验步骤：1.用D触发器设计一个2分频电路，封装元件，并做波形仿真。
（1）2分频电路原理图：图1.1 2分频电路原理图（2）综合报告：图1.2 综合报告（3）功能仿真波形图：图1.3功能仿真波形图：时序仿真波形图:图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.5 时钟至输出延时图1.6 最大工作频率（5）封装元件：图1.6 元件封装图2. 利用2分频电路元件设计4分频电路，并做波形仿真。
（1）4分频电路原理图：图2.1 4分频电路原理图（2）综合报告：图2.2 综合报告（3）功能仿真波形图：图2.3 功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路，并做波形仿真。
（1）8分频电路原理图：图3.1 8分频电路原理图（2）综合报告：图3.2 综合报告（3）功能仿真波形图：图3.3功能仿真波形图时序仿真波形图：图3.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。
PAM调制
目录第1章总体设计思路 (2)第2章单元电路设计 (3)2.1 方波电路的设计 (4)2.2 分频电路设计 (5)2.3 积分单稳态电路设计 (6)2.4 脉冲放大与限幅放大电路 (7)2.5 取样门设计 (8)第3章系统仿真及对比 (10)第4章总结与体会 (13)第5章附录与参考文献 (13)第6章整机原理图 (14)第1章总体设计思路1.1有关PAM的概念PAM顾名思义为脉冲幅度调制，其主要是对于抽样定理的应用。
用调制信号控制脉冲序列的幅度，使脉冲幅度在其平均值上下随调制信号的瞬时值变化。
因为人发出的语音信号的频率是介于300Hz--3.4kHz之间，而根据奈奎斯特抽样定理----抽样频率应大于或是等于信号最高频率的两倍，通过计算抽样频率可得到8KHZ频率即可满足要求，频率越高抽样的效果越好失真度越小，还原出来的信号最能符合原语音信号。
PAM中还有一些其他要注意的地方，比如，用方波产生电路产生的锯齿波直接拿来进行抽样最后的效果不会太好，所以必须经过一些“加工和处理”；然后还有就是最后取样们的设计也需要尽量让失真度最小。
因此，PAM调制对于载波的产生很关键。
故这一次的课程设计采用555定时器构成方波产生电路，产生16KHZ的低频信号，再进行二分频生成8KHz的载波信号，然后再对输入语音信号进行抽样便可得到PAM调制出来的信号。
1.2总体设计思路与框图对于上面提到的一些思路和大概所要注意的地方我做出了下面几个模块用于这一次的PAM调制的设计：整个系统包含以下几个模块:方波产生电路：用于载波信号的产生，用555定时器构成2分频电路：用于方波的分频积分单稳：用于方波的宽度，达到抽样的效果限幅放大电路：用于对调整宽度后的方波进行幅度上的调整取样门输出电路：用于将载波信号和语音信号调制而最后也可以加上一个低通滤波器来用于恢复信号，这样就可以对产生的PAM调制信号进行验证，看结果是否正确。
系统总体框图如下所示：方波信号二分频波形变换脉冲放大取样门语音信号还原成语音信号低通滤波器第2章单元电路设计2.1 方波电路的设计方波的产生是很重要的，因为要作为载波的方波需要很好的特性，否则经过一系列的变换后最后调制出来的波形却会发生很大程度上的失真。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
QQ12nn
1 1
J 2Q2n J1Q1n
K2Q2n Q1nQ2n Q1nQ2n Q1n K1Q1n Q0nQ1n Q0nQ1n Q0n
Q0n1 J0Q0n K0Q0n Q2nQ0n Q2nQ0n Q2n
QQ12nn
1 1
只出现一次，故为进位输出信号。所以，此电路是 带进位输出的同步 4 进制加法计数器电路。
二、计数器
主要要求：
理解计数器的分类，理解计数器的计数规律。 掌握二进制计数器的组成和工作原理。 理解常用集成二进制和十进制计数器的功能 及其应用。
掌握利用集成计数器构成 N 进制计数器
的方法。
（一）概述
1、功能
在数字电路中，能够记忆输入脉冲个数的电路称 为计数器。
2、分类 同步计数器：
按输入方式 电路中所有触发器共用同一时钟脉冲
不同，可分为:
（输入计数脉冲）。
异步计数器：
电路中触发器不采用统一的时钟脉冲。
二进制计数器：按二进制计数进位规律计数
单元2：分频电路的制作
一、时序逻辑电路的分析方法 二、计数器 三、寄存器 四、分频电路的EWB仿真
一、时序逻辑电路的分析方法
主要要求：
掌握同步时序逻辑电路的分析方法，了解 异步时序逻辑电路的分析方法。
理解时钟方程、驱动方程、输出方程、状态 方程、状态转换真值表、状态转换图和时序 图等概念及求取方法。
例2： 分析下图所示时序逻辑电路的逻辑功能。
解：这是时钟 CP 下降沿触发的同步时序电路，
分析如下： 分析时不必考虑时钟信号。
（1） 写出相关方程
时钟方程 输出方程
驱动方程
CP0= CP1=CP↓ Z= Q1 Q0
J0 = K0 = 1
J1 = Q0n ，K1 = Q0n
（2） 求各个触发器的状态方程
/1↑6
3↓/0
100←5110←4111
每6个脉冲
/0 /0
循环一次，
有一个进位 (a) 有效循环
输出
状态图
无效态不能在 脉冲的作用下 回到有效态,电 路不能自启动
/0
010
101
/1
(b) 无效循环
1
2
3
4
5
6
CP
01 11 0 0 0
时 Q0
序
0
Q1
0
11
1
0
0
图
00 01 1 1 0
Q2
进位
设电路初始状态为 Q1 Q0 =00，则
CP
Q1n Q0n
Q Q n+1 n+1
1
0
Z
1 00 0 1 0
2 01 1 0 0
将现态代入
输出方程求 Z
3 10 1 1 0
4 11 0 0
1
将现态代入状
态方程求次态：
将新状态作现态，再计算下一个次态。
（4）画状态图如图（a）和时序图如图（b）所示
二分频 四分频
现态
Q2n Q1n Q0n
000 001 011 111 110 100 010
101
次态
Q2n 1 Q1n 1 Q0n 1
001 011 111 110 100 000 101 010
输出
Y
0 0 0 0 0 1 0 1
4 画状态图、时序图
排列顺序：
/Y
Q2n Q1n Q0n
/0 /0 000→1 001→2 011
JK触发器特性方程为
Qn+1
=
n
JQ
+
Байду номын сангаас
KQn
(CP )
将对应驱动方程代入特性方程，得状态方程
Qn+1 0
J0 Q0n
K0Q0n
1 Q0n
1 Q0n
Q0n
(CP )
Qn+1 1
=
J1Q1n
+
K1Q1n
=
Q0n Q1n
+Q0nQ1n
(CP )
（3） 求出对应状态值 一直计算到状态进入循环为止
4、时序逻辑电路的一般分析方法
1 时钟方程、 2
逻辑图
驱动方程和
状态方程
输出方程
3
判断电路 逻辑功能
5
状态表、 状态图或
时序图
4
计算
例1: 分析下图所示电路的逻辑功能。
&Y
FF0
FF1
FF2
1J
Q0 1J
Q1
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
1
时钟方程：CP2 CP1 CP0 CP
Q1n Q0n
Q0n1 Q2n
Y 有Q效1nQ2n
QQQQ1有 循2nn12nn状1111效环态11001100 QQ0n0n无循无状11 效 环效 态0101100 YY 1010101010010100
3 计算、列状态表
1、时序逻辑电路的特点
X (x1,x2,…xi)
组合器件
Z (z1,z2,…zj)
Y (y1,y2,…yn)
存储器件
W (w1,w2,…wm)
逻辑功能特点： 时序电路在任何时刻的稳定输出，不仅与该时刻 的输入信号有关，而且还与电路原来的状态有关。
电路结构特点： 由存储电路和组合逻辑电路组成。
2、时序逻辑电路的分类 根据时钟分类
Y
5
有效循环的6个状态分别是0～5这6个十进
电 制数字的格雷码，并且在时钟脉冲CP 的作用下，
路 功
这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加
能 法计数器。当对第6个脉冲计数时，计数器又重
新从000开始计数，并产生输出Y＝1。
1234
01 0 1 0 00 1 1 0
随着CP 脉冲的递
增，不论从电路输
N 出进的制哪计一数个器状同态时开 也始是，一触个发N 器分输频出器的，
所变谓化分都频会就进是入降同低一 频个率循环过程
进位输出
（5）逻辑功能分析：当Q1Q0 =11时，输出Z =1；当 取其它值时，输出Z =0；在一个循环过程中，Z =1
同步时序电路的 时钟方程可省去
写 输出方程： Y Q1nQ2n
不写。
方 程 式
驱动方程：
J
2
J1
Q1n Q0n
K2 Q1n K1 Q0n
J
0
Q2n
K0 Q2n
2 求状态方程
JK 触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
同步时序逻辑电路
异步时序逻辑电路
所有触发器的时钟端连在一起。所有触发器在
同一个时钟脉冲 CP 控制下同步工作。
时钟脉冲 CP 只触发部分触发器，其余触发器
由电路内部信号触发。因此，触发器不在同一时钟 作用下同步工作。
3、时序电路逻辑功能的表示方法
时序电路的逻辑功能可用逻辑表达式（方程）、 状态表、卡诺图、状态图、时序图和逻辑图6种方式表 示，这些表示方法在本质上是相同的，可以互相转换。