赛灵思ZYNQ-7000架构
基于Zynq—7000的多种以太网实现方案
基于Zynq—7000的多种以太网实现方案作者：刘佳钱瑞杰李洋来源：《中国科技纵横》2017年第09期摘要：Zynq是Xilinx公司推出的第一个可扩展处理平台，将双核ARMCortex A9处理器与可编程逻辑架构结合，充分体现软硬件协同设计。
以太网是当今通信领域广泛应用的接口，在Zynq中提供了两路千兆以太网控制器，结合MIO、EMIO、AXI、PL等资源，可提供多种以太网实现方案。
关键词：Zynq可扩展处理平台；软硬件协同设计；以太网中图分类号：TP391.41 文献标识码：A 文章编号：1671-2064（2017）09-0040-021 引言随着技术的发展，SOC受到了更多人的关注和推行，Xilinx公司的Zynq作为该领域的领跑者，已被运用到许多场合。
Zynq-7000 系列基于 Xilinx 的可扩展处理平台结构，在单芯片内集成了具有丰富特点的双核 ARM Cortex A9处理器系统（Processing System，PS）和 Xilinx可编程逻辑（Programmable Logic，PL）。
其中，Cortex A9 双核处理器是整个架构的核心，外部存储器接口、及丰富的外设资源都挂载在 ARM上，PL可看做完全可编程的外设。
本文基于以太网接口的大量使用，充分考虑到不同应用场景接口形态的差异，如光口以太网、电口以太网。
结合Zynq所具备的丰富设计资源，提出了基于Zynq-7000的多种以太网实现方案。
2 方案原理Zynq-7000内部有很多常见的I/O外设和存储器接口，是PS的重要组成部分。
这些外设包括GPIO、USB控制器、SPI控制器、UART控制器、千兆以太网控制器等。
这些外设除具备通用功能外，还针对Zynq-7000做了改动。
使其能很好的支持PS+PL的架构，灵活使用PL。
Zynq-7000中还提出了两个新概念，MIO（Multiuse I/O）和EMIO（Extendable Multiplexed I/O）。
zynq原理
zynq原理
Zynq是一款由Xilinx开发的可编程逻辑器件（FPGA）和ARM处理器（通常是Cortex-A9）集成在一起的系统级芯片（SoC）。
Zynq芯片结合了可编程逻辑的灵活性和ARM处理器的处理能力，使得它可以用于各种应用领域，包括通信、工业控制、嵌入式视觉等。
Zynq芯片采用了一种称为Programmable System Integration（PSI）的架构，该架构将FPGA和ARM处理器集成在一起，通过高速片内总线（AXI总线）进行通信。
Zynq芯片的主要组成部分是可编程逻辑部分和处理器系统部分。
可编程逻辑部分由Xilinx FPGA实现，可以根据用户的需求进行配置和重构。
处理器系统部分包括ARM Cortex-A9处理器、存储器控制器、高速IO接口等。
ARM Cortex-A9处理器是Zynq芯片的主处理器，它具有高性能和低功耗的特点。
它可以运行各种操作系统，如Linux和RTOS，提供强大的处理能力和丰富的软件支持。
Zynq芯片还包括一些外设接口，如以太网接口、USB接口、SD卡接口等，以便与外部设备进行通信和数据交换。
Zynq芯片的设计和开发可以使用Xilinx提供的开发工具套件，如Vivado 和SDSoC。
这些工具提供了完整的设计流程，包括硬件设计、软件开发和系统集成，使开发人员能够快速、高效地开发基于Zynq的应用系统。
Xilinx宣布Zynq
Xilinx宣布Zynq
拥有业经验证的高性能、最低功耗和无与伦比生产力的最智能的解决方案
2013年2月26日，中国北京- All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx，Inc. （NASDAQ:XLNX））今天宣布其Zynq™-7000 All Programmable片上系统（SoC）器件系列全线量产，实现了又一个重大里程碑。
Zynq-7000 All Programmable SoC的市场需求非常强劲，目前已有350家不同客户采用该产品进行设计开发，自2011年12月以来赛灵思和安富利（Avnet）已经发货20，000多个器件和4000多个开发板。
各项设计方案广泛应用于包括汽车、工业、通信、数据中心等众多领域。
赛灵思公司处理平台副总裁Larry Getman指出：很明显，赛灵思在规范制定、设计支持、生态系统开发、客户设计和生产交付等各个方面都领先于竞争对手整整一代的水平。
随着对于可以提供软/硬件和I/O可编程功能的高度集成智能与安全SoC器件的需求不断增长，Zynq-7000平台的应用势头也在不断加速。
zynq命名规则
zynq命名规则
Zynq是Xilinx公司推出的一款高性能SoC芯片，其命名规则遵循一定的规则和约定，下面介绍一下Zynq命名的规则。
1. 型号命名
Zynq型号由两部分组成，第一部分为Zynq-，第二部分为数字和字母的组合，表示不同的型号和性能等级。
例如，Zynq-7000系列包括Zynq-7010、Zynq-7020、Zynq-7030、Zynq-7040、Zynq-7100、Zynq-7200等型号，其中数字和字母的组合表示不同的芯片性能等级。
2. 芯片包装形式
Zynq芯片的包装形式一般分为两种，即BGA和FBGA。
其中，BGA为球格阵列封装，球的数量较少，外观为正方形或长方形；FBGA为焊球阵列封装，球的数量较多，外观为圆形。
3. 芯片工艺
Zynq芯片的工艺一般分为两种，即28nm和20nm。
其中，28nm工艺的芯片性能较低，功耗较高，价格相对便宜；20nm工艺的芯片性能更高，功耗更低，价格相对较贵。
4. 芯片功能
Zynq芯片的功能主要分为两类，即PS和PL。
其中，PS为处理系统，包括ARM Cortex-A9处理器、DDR3控制器、SD/SDIO控制器、USB控制器等；PL为可编程逻辑，包括FPGA、DSP、高速串行接口等。
总之，Zynq命名规则是一个比较复杂的体系，需要了解不同的数字和字母组合所代表的含义，才能更好地理解和使用Zynq芯片。
XilinxZYNQ-7000平台简介
XilinxZYNQ-7000平台简介平台介绍Zynq7000是赛灵思公司（Xilinx）推出的⾏业第⼀个可扩展处理平台Zynq系列。
旨在为视频监视、汽车驾驶员辅助以及⼯⼚⾃动化等⾼端嵌⼊式应⽤提供所需的处理与计算性能⽔平。
在2010年4⽉硅⾕举⾏的嵌⼊式系统⼤会上，赛灵思发布了可扩展处理平台的架构详情，这款基于⽆处不在的ARM处理器的SoC可满⾜复杂嵌⼊式系统的⾼性能、低功耗和多核处理能⼒要求。
赛灵思可扩展处理平台芯⽚硬件的核⼼本质就是将通⽤基础双ARMCortex-A9MPCore 处理器系统作为“主系统”，结合低功耗28nm⼯艺技术，以实现⾼度的灵活性、强⼤的配置功能和⾼性能。
由于该新型器件的可编程逻辑部分基于赛灵思28nm7系列FPGA，因此该系列产品的名称中添加了“7000”，以保持与7系列FPGA的⼀致性，同时也⽅便⽇后本系列新产品的命名。
Zynq-7000系列的可编程逻辑完全基于赛灵思7系列FPGA架构来设计，可确保28nm系列器件的IP核、⼯具和性能100%兼容。
最⼩型的Zynq-7000、Zynq-7010和Zynq-7020均基于专门针对低成本和低功耗优化的Artix-7系列；较⼤型的Zynq-7030和Zynq-7040器件基于包括4⾄12个10.3Gbps收发器通道，可⽀持⾼速⽚外连接的中端Kintex-7系列。
所有四款产品均采⽤基于2个12位1MspsADC（模数转换器）模块的新型模拟混合信号模块。
Zynq®-7000 SoC 系列集成 ARM® 处理器的软件可编程性与 FPGA 的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上⾼度集成 CPU、DSP、ASSP 以及混合信号功能。
Zynq-7000 系列包括单核 Zynq-7000S 器件和双核 Zynq-7000 器件，是单位功耗性价⽐最⾼的全⾯可扩展的 SoC 平台，可充分满⾜您的独特应⽤需求。
ZYNQ7000开发平台用户手册说明书
文档版本控制目录文档版本控制 (2)一、开发板简介 (6)二、AC7Z020核心板 (8)(一)简介 (8)(二)ZYNQ芯片 (9)(三)DDR3 DRAM (11)(四)QSPI Flash (14)(五)时钟配置 (16)(六)电源 (17)(七)结构图 (18)(八)连接器管脚定义 (19)三、扩展板 (23)(一)简介 (23)(二)CAN通信接口 (24)(三)485通信接口 (24)(四)千兆以太网接口 (25)(五)USB2.0 Host接口 (27)(六)USB转串口 (28)(七)AD输入接口 (29)(八)HDMI输出接口 (30)(九)MIPI摄像头接口(仅AX7Z020使用) (32)(十)SD卡槽 (33)(十一)EEPROM (34)(十二)实时时钟 (34)(十三)温度传感器 (35)(十四)JTAG接口 (36)(十五)用户LED灯 (36)(十六)用户按键 (37)(十七)扩展口 (38)(十八)供电电源 (40)(十九)底板结构图 (41)芯驿电子科技（上海）有限公司 基于XILINX ZYNQ7000开发平台的开发板（型号： AX7Z020B ）2022款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。
这款ZYNQ7000 FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。
核心板使用XILINX 的Zynq7000 SOC 芯片的解决方案，它采用ARM+FPGA SOC 技术将双核ARM Cortex-A9 和FPGA 可编程逻辑集成在一颗芯片上。
另外核心板上含有2片共512MB 高速DDR3 SDRAM 芯片和1片256Mb 的QSPI FLASH 芯片。
在底板设计上我们为用户扩展了丰富的外围接口，比如2路CAN 通信接口，2路485通信接口，2路XADC 输入接口， 1路千兆以太网接口，1路USB2.0 HOST 接口，1路HDMI输出接口，Uart 通信接口，SD 卡座，40针扩展接口等等。
Xilinx Vivado zynq7000 入门笔记
IP Integrator flow1.创建RTL工程2.创建IP Integrator Block Design3.添加zynq 处理器ip中搜索zynq，添加zynq7 Processing System，其中的BFM版本为先前的IP处理器版本。
鼠标右键点击FIXED_IO和DDR接口，选择make external，连接到芯片外部。
但此时处理是完全未经过配置的，双击处理器进行配置。
自动添加的外部接口：（参考ug585文档）FIXED_IO, 是专用的内部固化的外设IO，作用？54个MIO口，DDR_VRN,DDR_VRP: DDR DCI voltage reference pins, refer to UG933, Zynq-7000 AP SoC PCB Design and Pin Planning Guide.PS_SRSTB: Debug system reset, active Low. Forces the system to enter a reset sequence.PS_CLK: System reference clockPS_PORB: Power on reset, active lowDDR接口，处理器ddr内存寻址接口；M_AXI_GP0_ACLK,M_AXI_GP0,在PS-PL Configuration中可取消对GP Master AXI Tnterface的选择FCLK_CLK0：PL Pabric Clocks，不使用可在Clock Configuration 中disable。
FCLK_RESET0_N：时钟复位使能，可在General中disable 。
4.配置processing System，配置处理器内部控制模块的详细功能与特性查看：Soc Technical Reference manual/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf通用配置：（1）MIO配置：Bank0与Bank1分区的IO对应FPGA处理器可配置的IO，由硬件决定电平还是芯片已经指定电平？由硬件决定。
AUMO ALINX ZYNQ-7000产品手册说明书
ZYNQ-7000产品手册ZYNQ-7000 Product Guide2023关于我们官方合作伙伴业务范围芯驿电子科技（上海）有限公司，成立于2012年，总部位于上海松江临港科技城，是一家车载智能产品和FPGA 技术方案公司，拥有“AUMO”和“ALINX”两大品牌，其中AUMO 品牌专注车载智能产品，ALINX 品牌专注于FPGA 产品和方案定制。
经历十年发展，公司产品已经远销海外30多个国家。
2018年，公司通过高新技术企业认证，并通过ISO9001质量体系认证；2019年，荣获上海市松江区九亭镇“科技创新奖”；2020年，荣获上海市“专精特新企业“称号；2021年，申请通过上海市科技型中小企业技术创新资金项目，通过了国家级科技型中小企业认定，并通过了高新技术企业认证复审；2022年获得上海市张江国家自主创新示范区专项发展资金并通过“上海市创新型中小企业”认证。
ALINX 是全球的FPGA 芯片龙头企业XILINX 官方合作伙伴，国内FPGA 芯片龙头企业紫光同创官方合作伙伴，同时作为百度AI 合作伙伴，为百度定制了国产AI飞桨系统的Edgeboard 系列边缘设备。
通过多年的研发投入，已经推出100多款FPGA SoM 模组和配套板卡，积累了1000多家企业批量用户，上万个独立开发者，市场占有率遥遥领先。
通过产品+定制化服务的经营方式，ALINX 将继续加大对产品研发和技术研究的投入，不断与垂直行业客户合作，聚焦高端设备领域，协助客户解决行业的技术难题。
主要聚焦于FPGA + AI 解决方案，FPGA 国产化，FPGA 开发套件， ALINX 自有品牌产品。
公司提供的设计解决方案涉及人工智能、自动驾驶、轨道交通、半导体、5G 通信、医疗设备、工业互联、仪器仪表、数据中心、机器视觉、视频图像处理等行业。
紫光同创国内唯一的FPGA 板卡官方合作伙伴，XILINX 官方重要合作伙伴，百度AI合作伙伴。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
赛灵思ZYNQ-7000架构
该文章的硬件平台是：ZC702（XC7Z020-1CLG484CES ）。
所用软件包括：PlanAhead、Xilinx Platform Studio、Xilinx Software Development Kit，版本均为14.4。
串口工具为Tera Term。
ZYNQ-7000是Xilinx推出的一款全可编程片上系统（All Programmable SoC），该芯片集成了ARM Cortex A9双核与FPGA，所以ZYNQ是一款SoPC芯片。
其架构如下图：
图中的Processing System（一般简称为PS）即为处理器（ARM Cortex A9 MPCore）部分，里面资源非常的丰富，具体可参看Xilinx官方文档。
Programmable Logic（一般简称为PL）即可编程部分（FPGA），该部分的资源随SoC芯片级别高低不同而不同，最低的是ArTIx-7（Zynq-7010和Zynq-7020），最高的是Kintex-7（Zynq-7030和Zynq-7045）。
当然，后续可能SoC中的FPGA会使用更高的Virtex系列，这个就不得而知了。
PS和PL的关系：PS的实质就是一个ARM Cortex A9 MPcore，所以如果我们不使用可编程部分，我们完全可以只使用PS部分。
也就是说，对于ZYNQ芯片，PS部分可以完全独立使用，不依赖PL部分。
PL部分的实质是Xilinx FPGA。
在ZYNQ中，我们可以把PL看成是PS的另一个具有可重配置特点的外设，它可以作为PS部分的一个从设备，受ARM处理器控制。
比如ARM （PS）的串口数量不够时，以太网接口不够时，或者需要视频接口时都可以用PL部分扩展。
当然我们也可以把PL部分看成一个不受ARM处理器控制，与ARM处理器对等的主设备，主动完成与外部芯片、接口的数据交互。
更甚至PL部分也可以作为整个系统的主设备，主动从APU部分的存储器中获取、存储数据，并可控制ARM处理器的运算。
所以，理论上PL部分也可以像PS部分那样独立运行。
但限制是必须使用JTAG接口对PL 部分进行配置。
如果没有JTAG接口，就无法独立运行，因为ZYNQ的PS部分和PL部分都必须依靠PS来完成芯片的初始化配置。
随着嵌入式系统越来越复杂，功能越来越强大，往往在设计中既需要非常灵活的FPGA，。