详解内存工作原理及发展历程
计算机内存的工作原理
计算机内存的工作原理计算机内存的工作原理计算机内存是电子数字计算机存储程序和数据的器件，是计算机系统中的重要组成部分，它提供了程序运行和数据处理所需要的临时存储器。
计算机内存具有重要的工作原理，本文将详细介绍计算机内存的工作原理。
一、内存的基本概念内存是指计算机中用于临时存储数据和程序的一种半导体存储器件。
它是计算机系统中的主要组成部分之一，负责存储程序和数据。
内存的速度非常快，读写速度可以达到几 ns 的级别，比硬盘等外存储器要快得多。
在计算机系统中，内存和处理器一起协同工作，完成指令的执行和数据的处理。
内存通常分为两种：随机存储器（Random Access Memory，RAM）和只读存储器（Read Only Memory，ROM）。
RAM 可以读写，用于存储临时数据和程序；而 ROM 只能读取，里面存储的数据通常是程序的固化（固定）内容。
二、内存的工作原理计算机内存主要工作原理是基于存储器元件的物理特性，来实现数据的存储和读取。
具体来说，内存的存储元件可以看做是由大量的存储单元组成的一个数组，每个单元都可以存储一定的位数，比如 8 个二进制位（即 1 字节）。
在计算机内存中，每一个存储单元都有一个唯一的地址，这个地址可以用来定位并访问存储单元中的数据。
例如，一个地址为 0x100 的存储单元，就表示内存中的一个存储单元，该单元的地址为 0x100，可以存储一段数据，通过读写该地址所指向的存储单元，可以实现对数据的读取和修改。
内存的运作过程主要包括读取和写入两个过程：1. 读取过程内存的读取过程就是将数据从内存中读出来并传输到CPU 中去。
具体来说，CPU 会将要读取的地址信息发送到内存中，内存根据这个地址找到相应的存储单元，并将该单元中的数据读取出来，然后将数据传输给 CPU，供 CPU 进一步处理。
2. 写入过程内存的写入过程包括将CPU中的数据写入到内存，并对内存中的数据进行修改。
介绍电脑内存的运行原理
介绍电脑内存的运行原理电脑内存是计算机中一种重要的硬件组件，它的作用是存储计算机正在运行的程序和数据。
在我们使用电脑的过程中，很多时候会遇到内存不足的问题，因此了解电脑内存的运行原理对我们解决问题和提高电脑性能非常有帮助。
本文将介绍电脑内存的运行原理。
一、内存的基本概念内存是计算机中的一种存储设备，它与硬盘、固态硬盘等存储设备不同，内存的访问速度非常快，但容量相对较小。
内存以字节为单位进行存储，每个字节都对应一个地址，通过地址可以快速访问内存中存储的数据。
二、内存的结构内存可以分为多个单元，每个单元都有唯一的地址。
在计算机中，内存单元被划分为不同的层次，包括物理内存、虚拟内存和缓存等。
1. 物理内存物理内存是指计算机实际安装的内存条。
它由一组存储芯片组成，每个存储芯片包含多个内存单元。
物理内存的大小直接影响计算机的性能，较大的物理内存可以提高计算机的运行速度和并发处理能力。
2. 虚拟内存虚拟内存是计算机操作系统为了提高内存利用率而引入的概念。
它通过将部分数据从物理内存转换为存储在硬盘上的文件，从而将内存空间扩展到硬盘上，以满足程序运行的需要。
虚拟内存的实现主要依靠操作系统的内存管理功能。
3. 缓存缓存是一种速度更快、容量较小的存储设备，它用于临时存储计算机频繁访问的数据。
计算机中的缓存分为多级，包括一级缓存、二级缓存等。
缓存的存在可以提高内存的访问速度，提高计算机的运行效率。
三、内存的读写操作计算机内存的读写操作是计算机系统中的基本操作之一，内存的读写操作由CPU控制。
在进行读写操作时，CPU通过内存控制器向内存发送相应的指令和地址，并根据需要进行读取或写入操作。
1. 内存的读操作在进行内存读操作时，CPU首先将要读取的内存地址发送给内存控制器，内存控制器根据地址找到对应的内存单元，并将存储在该单元中的数据发送给CPU。
CPU在接收到数据后，可以对数据进行进一步处理。
2. 内存的写操作内存的写操作与读操作类似，CPU首先将要写入的数据和地址发送给内存控制器，内存控制器将数据写入指定的内存单元。
内存的工作原理及时序介绍
内存的工作原理及时序介绍时序及相关概念以下我把时序分为两部分，只是为了下文介绍起来作为归类，非官方分类方法。
第一时序：CL-tRCD-tRP-tRAS-CR，就是我们常说的5个主要时序。
第二时序：（包含所有XMP时序）在讲时序之前，我想先让大家明白一些概念。
内存时钟信号是方波，DDR内存在时钟信号上升和下降时各进行一次数据传输，所以会有等效两倍传输率的关系。
例如DDR3-1333的实际工作频率是666.7MHz，每秒传输数据666.7*2=1333百万次，即1333MT/s，也就是我们说的等效频率1333MHz，再由每条内存位宽是64bit，那么它的带宽就是：1333MT/s*64bit/8（8bit是一字节）=10667MB/s。
所谓时序，就是内存的时钟周期数值，脉冲信号经过上升再下降，到下一次上升之前叫做一个时钟周期，随着内存频率提升，这个周期会变短。
例如CL9的意思就是CL这个操作的时间是9个时钟周期。
另外还要搞清楚一些基本术语：Cell：颗粒中的一个数据存储单元叫做一个Cell，由一个电容和一个N沟道MOSFET组成。
Bank：8bit的内存颗粒，一个颗粒叫做一个bank，4bit的颗粒，正反两个颗粒合起来叫做一个bank。
一根内存是64bit，如果是单面就是8个8bit颗粒，如果是双面，那就是16个4bit的颗粒分别在两面，不算ECC颗粒。
Rank：内存PCB的一面所有颗粒叫做一个rank，目前在Unbuffered台式机内存上，通常一面是8个颗粒，所以单面内存就是1个rank，8个bank，双面内存就是2个rank，8个bank。
Bank与rank的定义是SPD信息的一部分，在AIDA64中SPD一栏可以看到。
DIMM：指一条可传输64bit数据的内存PCB，也就是内存颗粒的载体，算上ECC芯片，一条DIMM PCB最多可以容纳18个芯片。
第一时序CAS Latency（CL）：CAS即Column Address Strobe，列地址信号，它定义了在读取命令发出后到数据读出到IO接口的间隔时间。
DRAM原理详解
内存工作原理及发展历程RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。
不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。
虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM和异步DRAM （asynchronous DRAM），在以后的章节中会对于实现机理更加复杂的FP、EDO和SDRAM 进行介绍，当然还会包括RDRAM和SGRAM等等。
对于其中同你的观点相悖的地方，欢迎大家一起进行技术方面的探讨。
存储原理：为了便于不同层次的读者都能基本的理解本文，所以我先来介绍一下很多用户都知道的东西。
RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。
但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。
对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。
让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。
如果已知这本书的编号87，那么我们首先锁定第8行，然后找到第7列就能准确的找到这本书了。
在RAM存储器中也是利用了相似的原理。
现在让我们回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的。
因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。
计算机内存条 工作原理
计算机内存条工作原理计算机内存条的工作原理计算机内存条是计算机中一种重要的存储设备，它用于暂时存储和访问数据。
在计算机中，内存条起着暂时存储数据的作用，可以将数据快速读取和写入，从而提高计算机的运行速度和性能。
本文将详细介绍计算机内存条的工作原理。
一、内存条的结构计算机内存条通常由一系列的存储单元组成，每一个存储单元都可以存储一个数据位。
每一个存储单元由一个电容和一个晶体管组成。
电容用于存储数据，晶体管用于控制数据的读取和写入。
二、内存条的工作原理1. 读取数据当计算机需要读取内存中的数据时，首先会发送一个读取指令到内存控制芯片。
内存控制芯片会根据指令的地址信息，将需要读取的数据位从内存中选中。
然后，内存控制芯片会将选中的数据位的电容充电或者放电，根据电容的充放电状态来表示数据的0或者1。
最后，内存控制芯片将读取的数据传送给计算机的其他部件。
2. 写入数据当计算机需要向内存中写入数据时，首先会发送一个写入指令到内存控制芯片。
内存控制芯片会根据指令的地址信息，将需要写入的数据位从内存中选中。
然后，内存控制芯片会根据数据的0或者1状态，控制电容的充电或者放电，从而改变电容的充放电状态，实现数据的写入。
写入完成后，内存控制芯片会发送一个完成信号给计算机的其他部件。
3. 刷新数据内存条中的电容是通过电荷来存储数据的，然而电容的电荷会逐渐泄漏。
为了保持数据的稳定性，内存条需要定期刷新数据。
内存控制芯片会发送一个刷新指令到内存条中的所有存储单元，重新充电或者放电电容，以保持数据的正确性。
4. 访问速度内存条的访问速度是计算机性能的重要指标之一。
内存条的访问速度受到内存控制芯片和内存条本身的影响。
内存控制芯片的性能决定了读取和写入数据的速度，而内存条本身的性能则决定了数据的传输速度。
因此，选择高性能的内存控制芯片和内存条对于提高计算机的运行速度和性能非常重要。
5. 内存容量内存条的容量决定了计算机可以存储的数据量。
DRAM的发展
DRAM的发展概述：动态随机存取存储器（DRAM）是一种常见的计算机内存类型，被广泛应用于个人电脑、服务器、挪移设备等各种计算设备中。
本文将详细介绍DRAM的发展历程、技术特点以及未来的发展趋势。
一、DRAM的历史发展：1. 早期DRAM的诞生：20世纪60年代末，美国IBM公司的研究人员发明了第一款DRAM芯片，其存储容量为1K位。
这标志着DRAM技术的诞生，为计算机存储领域带来了革命性的变革。
2. 发展阶段：1970年代，DRAM技术经历了多个发展阶段。
首先是DRAM存储容量的不断增加，从最初的几千位增加到了几十万位。
其次是DRAM存取时间的缩短，使得数据读写速度得到了显著提升。
此外，DRAM芯片的集成度也不断提高，从单片集成到多片集成，进一步提高了存储容量和性能。
3. 现代DRAM的发展：进入21世纪，DRAM技术继续取得了巨大的突破。
首先是DRAM存储容量的大幅增加，从几百兆字节增加到了数十兆字节。
其次是DRAM的能耗和成本的不断降低，使得DRAM成为了主流的计算机内存选择。
此外，DRAM的数据传输速率也得到了显著提升，满足了日益增长的计算需求。
二、DRAM的技术特点：1. 存储原理：DRAM采用电容存储原理，每一个存储单元由一个电容和一个开关构成，电容的充电状态表示存储的数据。
2. 数据刷新：由于电容会逐渐漏电，因此DRAM需要定期进行数据刷新，以保持数据的正确性。
数据刷新会带来额外的延迟，影响DRAM的访问速度。
3. 存取时间：DRAM的存取时间通常比静态随机存取存储器（SRAM）要长，这是由于DRAM需要经过一系列的行选通、列选通等操作才干读取或者写入数据。
4. 容量和集成度：DRAM的存储容量和集成度不断增加，目前已经发展到了数十兆字节的级别。
高集成度的DRAM芯片可以在较小的空间内实现更大的存储容量。
5. 数据传输速率：现代DRAM的数据传输速率已经达到了几千兆字节每秒的级别，可以满足高性能计算和大数据处理的需求。
详解内存(RAM,SRAM,SDRAM)工作原理及发展历程
详解内存(RAM，SRAM，SDRAM)工作原理及发展历程/csrwzt/blog/item/7ec462ef44e87fe9cf1b3e6f.htmlRAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC 用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。
不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。
虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM和异步DRAM（asynchronous DRAM），在以后的章节中会对于实现机理更加复杂的FP、EDO和SDRAM进行介绍，当然还会包括RDRAM和SGRAM等等。
对于其中同你的观点相悖的地方，欢迎大家一起进行技术方面的探讨。
存储原理：为了便于不同层次的读者都能基本的理解本文，所以我先来介绍一下很多用户都知道的东西。
RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。
但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。
对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。
让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。
如果已知这本书的编号87，那么我们首先锁定第8行，然后找到第7列就能准确的找到这本书了。
在RAM 存储器中也是利用了相似的原理。
现在让我们回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的。
ddr工作原理与时序
ddr工作原理与时序
DDR（Double Data Rate双倍数据速率）是一种现代的动态随
机存取存储器（DRAM）的接口标准，它具有高带宽、高存
储密度和低功耗等特点。
DDR内部工作原理和时序如下：
工作原理：
1. 内存芯片初始时处于“等待指令”的状态，等待控制器发送读写指令。
2. 控制器向内存芯片发送读或写指令，并同时传输地址信息。
3. 内存芯片接收到指令和地址后，开始进行操作（读取或写入数据），并将结果通过数据线传输给控制器。
时序：
1. 内存芯片上电复位后，需要一定的初始化时间来使其进入正常工作状态。
这个时间称为Power On Reset（POR）时间。
2. 初始化完成后，内存芯片开始从控制器接收和发送数据。
DDR在每个时钟周期内进行一次数据传输，一个时钟周期称
为一个Bus Clock周期。
3. 周期开始时，控制器向内存芯片发送指令，同时传输地址信息。
这个阶段称为命令和地址传输阶段（Command/Address Transfer Phase）。
4. 在下一个时钟周期，内存芯片进行操作（读取或写入数据），并将结果通过数据线传输给控制器。
这个阶段称为数据传输阶段（Data Transfer Phase）。
5. 所有数据传输完成后，内存芯片等待下一次指令。
DDR的主要特点是在一个Bus Clock周期内进行两次数据传输，
即上升沿和下降沿都传输一次数据，从而达到双倍数据速率的效果。
同时，DDR还采用了预取和乱序传输等技术来提高数据传输效率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
详解内存工作原理及发展历程RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。
不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。
虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM 和异步DRAM（asynchronous DRAM），在以后的章节中会对于实现机理更加复杂的FP、EDO和SDRAM进行介绍，当然还会包括RDRAM和SGRAM等等。
对于其中同你的观点相悖的地方，欢迎大家一起进行技术方面的探讨。
存储原理：为了便于不同层次的读者都能基本的理解本文，所以我先来介绍一下很多用户都知道的东西。
RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。
但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。
对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。
让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。
如果已知这本书的编号87，那么我们首先锁定第8行，然后找到第7列就能准确的找到这本书了。
在RAM 存储器中也是利用了相似的原理。
现在让我们回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的。
因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。
对于CPU来说，RAM就象是一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之相对应。
如果CPU想要从RAM中调用数据，它首先需要给地址总线发送地址数据定位要存取的数据，然后等待若干个时钟周期之后，数据总线就会把数据传输给CPU。
下面的示意图可以帮助你很好的理解这个过程。
存储原理上图中的小园点代表RAM中的存储空间，每一个都有一个唯一的地址线同它相连。
当地址解码器接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU。
上面所列举的例子中CPU在一行数据中每次知识存取一个字节的数据，但是在现实世界中是不同的，通常CPU每次需要调用32bit或者是64bit的数据（这是根据不同计算机系统的数据总线的位宽所决定的）。
如果数据总线是64bit的话，CPU就会在一个时间中存取8个字节的数据，因为每次还是存取1个字节的数据，64bit总线将不会显示出来任何的优势，women工作的效率将会降低很多。
从“线”到“矩阵”如果RAM对于CPU来说仅仅是一条“线”的话，还不能体现实际的运行情况。
因为如果实际情况真的是这样的话，在实际制造芯片的时候，会有很多实际的困难，特别是在需要设计大容量的RAM的时候。
所以，一种更好的能够降低成本的方法是让存储信息的“空格”排列为很多行－－每个“空格”对应一个bit存储的位置。
这样，如果要存储1024bits的数据，那么你只要使用32x32的矩阵就能够达到这个目的了。
很明显，一个32x32的矩阵比一个1024bit的行设备更紧凑，实现起来也更加容易。
请看下图：知道了RAM的基本结构是什么样子的，我们就下面谈谈当存储字节的过程是怎样的：上面的示意图显示的也仅仅是最简单状态下的情况，也就是当内存条上仅仅只有一个RAM芯片的情况。
对于X86处理器，它通过地址总线发出一个具有22位二进制数字的地址编码－－其中11位是行地址，另外11位是列地址，这是通过RAM地址接口进行分离的。
行地址解码器（row decoder）将会首先确定行地址，然后列地址解码器（column decoder）将会确定列地址，这样就能确定唯一的存储数据的位置，然后该数据就会通过RAM数据接口将数据传到数据总线。
另外，需要注意的是，RAM内部存储信息的矩阵并不是一个正方形的，也就是行和列的数目不是相同的－－行的数目比列的数目少。
(后面我们在讨论DRAM的过程中会讲到为什么会这样)上面的示意图粗略的概括了一个基本的SRAM芯片是如何工作的。
SRAM是“static RAM（静态随机存储器）”的简称，之所以这样命名是因为当数据被存入其中后不会消失（同DRAM动态随机存储器是不同，DRAM必须在一定的时间内不停的刷新才能保持其中存储的数据）。
一个SRAM单元通常由4-6只晶体管组成，当这个SRAM单元被赋予0或者1的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。
SRAM的速度相对比较快，而且比较省电，但是存储1bit的信息需要4-6只晶体管制造成本太高了（DRAM 只要1只晶体管就可以实现）。
RAM芯片和SRAM芯片RAM芯片：前面的介绍都相对比较简单、抽象。
下面我们会结合实际的RAM芯片进行介绍。
在谈到这个问题的时候，我们会涉及到一个比较重要的技术：封装。
你应该听说过诸如30线SIMMS、72线SIMMS和168线DIMMS或者RIMMs其中的一个或者几个术语吧。
如果要解释这些术语之间的不同，就应该了解RAM的封装技术。
SRAM芯片：早期的SRAM芯片采用了20线双列直插（DIP：Dual Inline Package）封装技术，它们之所以具有这么多的针脚，是因为它们必须：每个地址信号都需要一根信号线；一根数据输入线和一根数据输出线部分控制线(Write Enable, Chip Select)；线和电源线上图显示的是SRAM芯片，但是并不是下面示意图中的SRAM芯片，下面的是一个16K x 1-bit SRAM芯片的针脚功能示意图：A0-A13是地址输入信号引脚，CS是芯片选择引脚。
在一个实际的系统中，一定具有很多片SRAM芯片，所以需要选择究竟从那一片SRAM芯片中写入或者读取数据。
WE是写入启用引脚（如上表，在CS、WE上面的线我没有写入，表示低电平有效或者是逻辑0时有效）：当SRAM得到一个地址之后，它需要知道进行什么操作，究竟是写入还是读取，WE就是告诉SRAM要写入数据。
Vcc是供电引脚。
Din是数据输入引脚。
Dout是数据输出引脚。
GND是接地引脚Output：Enable（OE）：有的SRAM芯片中也有这个引脚，但是上面的图中并没有。
这个引脚同WE引脚的功能是相对的，它是让SRAM知道要进行读取操作而不是写入操作。
从Dout引脚读取1bit数据需要以下的步骤：SRAM读取操作：1)通过地址总线把要读取的bit的地址传送到相应的读取地址引脚(这个时候/WE引脚应该没有激活，所以SRAM知道它不应该执行写入操作)。
2)激活/CS选择该SRAM芯片。
3)激活/OE引脚让SRAM知道是读取操作。
第三步之后，要读取的数据就会从DOut引脚传输到数据总线。
怎么过程非常的简单吧？同样，写入1bit数据的过程也是非常的简单的。
SRAM写入操作：1)通过地址总线确定要写入信息的位置(确定/OE引脚没有被激活）。
2)通过数据总线将要写入的数据传输到Dout引脚。
3)激活/CS引脚选择SRAM芯片。
4)激活/WE引脚通知SRAM知道要尽心写入操作。
经过上面的四个步骤之后，需要写入的数据就已经放在了需要写入的地方。
DRAM芯片介绍现在我们知道了在一个简单的SRAM芯片中进行读写操作的步骤了了，然后我们来了解一下普通的DRAM芯片的工作情况。
DRAM相对于SRAM来说更加复杂，因为在DRAM存储数据的过程中需要对于存储的信息不停的刷新，这也是它们之间最大的不同。
下面让我们看看DRAM芯片的针脚的作用。
最早、最简单也是最重要的一款DRAM芯片是Intel在1979年发布的2188，这款芯片是16Kx1 DRAM 18线DIP封装。
“16K x 1”的部分意思告诉我们这款芯片可以存储16384个bit数据，在同一个时期可以同时进行1bit的读取或者写入操作。
(很抱歉找不到这款芯片的实物图片，只好自己简单的画了一个示意图)。
上面的示意图可以看出，DRAM和SRAM之间有着明显的不同。
首先你会看到地址引脚从14根变为7根，那么这颗16K DRAM是如何完成同16K SRAM一样的工作的呢？答案很简单，DRAM通过DRAM接口把地址一分为二，然后利用两个连续的时钟周期传输地址数据。
这样就达到了使用一半的针脚实现同SGRAM同样的功能的目的，这种技术被称为多路技术（multiplexing）。
那么为什么好减少地址引脚呢？这样做有什么好处呢？前面我们曾经介绍过，存储1bit的数据SRAM需要4-6个晶体管但是DRAM仅仅需要1个晶体管，那么这样同样容量的SRAM的体积比DRAM大至少4倍。
这样就意味着你没有足够空间安放同样数量的引脚（因为针脚并没有因此减少4倍）。
当然为了安装同样数量的针脚，也可以把芯片的体积加大，但是这样就提高芯片的生产成本和功耗，所以减少针脚数目也是必要的，对于现在的大容量DRAM芯片，多路寻址技术已经是必不可少的了。
当然多路寻址技术也使得读写的过程更加复杂了，这样在设计的时候不仅仅DRAM芯片更加复杂了，DRAM接口也要更加复杂，在我们介绍DRAM读写过程之前，请大家看一张DRAM芯片内部结构示意图：在上面的示意图中，你可以看到在DRAM结构中相对于SRAM多了两个部分：由/RAS (Row AddressStrobe：行地址脉冲选通器)引脚控制的行地址门闩线路（Row Address Latch）和由/CAS(Column Address Strobe：列地址脉冲选通器)引脚控制的列地址门闩线路（Column Address Latch）。
DRAM读取过程：1)通过地址总线将行地址传输到地址引脚。
2)/RAS引脚被激活，这样行地址被传送到行地址门闩线路中。
3)行地址解码器根据接收到的数据选择相应的行。
4)/WE引脚被确定不被激活，所以DRAM知道它不会进行写入操作。
5)列地址通过地址总线传输到地址引脚。
6)/CAS引脚被激活，这样列地址被传送到行地址门闩线路中。
7)/CAS引脚同样还具有/OE引脚的功能，所以这个时候Dout 引脚知道需要向外输出数据。