电子科技大学数字电路 脉冲延时
脉冲与数字电路第四章 组合电路设计
组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
杭州电子科技大学 数电 第六章 时序逻辑电路
第六章 时序逻辑电路
（张珣） 张珣）
杭州电子科技大学电子信息学院
2006
一、数据锁存器
1、钟控型数据锁存器： 钟控型数据锁存器： 3、地址选择型锁存器： 地址选择型锁存器： 2、带三态输出数据锁存器： 带三态输出数据锁存器： 4、边沿型数据锁存器： 边沿型数据锁存器：
1〉存在预置转换毛刺，不适合 存在预置转换毛刺， 计数； 计数； 2〉用作模5分频器； 用作模5分频器； 3〉具有自启动能力。 具有自启动能力。
4、集成异步4位二进制计数器74LS293 集成异步4位二进制计数器74LS293
特点： 特点：
1〉由模2和 由模2 组成； 模8组成； 2〉可组成 任意进制分 频器； 频器； 3〉可级联 扩展。 扩展。
（N=触发器数量） N=触发器数量 触发器数量）
5、触发器选型，写出激励方程； 触发器选型，写出激励方程； 6、画电路图； 画电路图； 7、检查未定义状态的孤立性。 检查未定义状态的孤立性。
状态图的建立和简化 （画出1011的状态图和状态表） 画出1011的状态图和状态表 的状态图和状态表）
同步时序电路的设计
5、集成异步BCD码计数器（74LS290） 集成异步BCD码计数器 74LS290） 码计数器（
特点：
1〉由模2和模5组成； 由模2和模5组成； 2〉无伪码； 无伪码； 3〉可级联扩展。 可级联扩展。
74LS290应用 74LS290应用
四、同步二进制计数器
四、同步二进制计数器（续1） 同步二进制计数器（
步骤：1：
J0 = 1 J1 = Q0 + Q2Q3 J 2 = Q1Q0 J3 = Q2Q1Q0 , , , K0 = 1 K1 = Q0 K2 = Q3 + Q1Q0 K3 = Q2
【精品完整版】电子科技大学现代电子综合实验报告数字秒表设计
【精品完整版】电⼦科技⼤学现代电⼦综合实验报告数字秒表设计现代电⼦综合实验报告项⽬名称数字秒表设计学⽣姓名学号指导⽼师⽬录【摘要】 (1)关键词 (1)引⾔ (1)第1章背景知识介绍 (2)1.1 FPGA (2)1.2 EDA (2)1.3 VHDL语⾔ (2)1.4 ModelSim软件 (3)1.5 ISE软件 (3)1.6 时间简介 (3)第2章系统设计 (4)2.1设计要求 (4)2.2 设计分析 (4)2.2.1 输⼊输出分析 (4)2.2.2 系统设计原理 (4)2.2.3 系统内部模块分析 (5)第3章模块电路的实现与仿真 (6)3.1 按键消抖 (6)3.2 分频器 (7)3.3 控制器 (8)3.4 计数器 (10)3.5 锁存器 (11)3.6 显⽰模块 (12)第4章实验设计 (14)4.1 顶层设计 (14)4.2 管脚设置 (15)第5章实验结论 (15)第6章结果分析 (15)参考⽂献： (16)附录： (16)1.分频模块源程序 (16)2.消抖模块源程序 (17)3.控制模块源程序 (18)4.计数器模块源程序 (20)（1）计数器顶层⽂件程序 (20)（2）10进制仿真程序源程序 (22)（3）6进制仿真程序源程序 (23)5.锁存器模块源程序 (24)6.显⽰模块源程序 (25)（1）显⽰模块顶层⽂件源程序 (25)（2）扫描模块源程序 (27)（3）数据选择模块源程序 (27)(4)译码器模块源程序 (28)7.顶层⽂件源程序 (29)8.管脚分配源程序 (32)【摘要】利⽤VHDL硬件设计语⾔基于FPGA实验板设计⼀个数字表秒。
该数字秒表及时范围是00’00”00 ~ 59’59”99，并利⽤两个按钮开关Start/Stop 和Split/Reset来控制秒表的启动、暂停、继续、停⽌、复位。
根据该要求，将该实验设计分为6个模块，分别为：分频模块、按键消抖模块、计数器模块和按键控制模块、锁存模块和显⽰模块。
电子科大-数电-数字逻辑设计第四章(6)
0
1 1 1 1
X
0 0 1 1
X
0 1 0 1
0
0 0 0 1
0
0 0 1 0
0
0 1 0 0
0
1 0 0 0
EN
18
5.4 译码器（decoder）
Y0 = EN · ( I1’ · I2’ ) Y1 = EN · ( I1’ · I2 ) 2-4二进制译码器真值表
输
入
输 出 Y3 Y2 Y1 Y0
00 0 01 1 11 3
5
7
13
15
9
11
29
31
25
27
10 2
6
14
10
10 18 22
30
26
A=0
A=1
2
F = A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30)
BC DE
00 01 11 10
BC DE
00 01
00
最大延迟 典型延迟 最小延迟
定时分析：取最坏情况延迟
W X Y
’04 ’32 ’32 22
tpHL 和 tpLH 可能不同
’0
8
P233 20
表5-2
’32 22
F
Z
11
’0
15
8
5.2 电路定时
定时图（时序图） timing diagram
GO READY GO READY
DAT
tRDY
DAT
tRDY tDAT
第四章 组合逻辑设计原理
开关代数
公理、定理、逻辑函数的表示
电子科技大学,数字电路电子秒表_计数器
CP1
× × ↓
CP2
× × 1 Biblioteka QA ↓QD 0 1QC 0 0 QA
清 置
0 9
输
二进制计数 五进制计数 十进制计数 十进制计数
注意:
R0、R9均为高电平有效 0 × 0 × × 0 × 0 CP为下降沿触发
1 ↓ QD
QDQCQB输出 QDQCQBQA输出 8421BCD码 QAQDQCQB输出 5421BCD码
实验原理
CP个数
LED显示
1
2
3
…
21
实验内容
注意事项
现代电子技术实验
实验目的
（4）将计数器IC6、IC7级联成六十进 制计数器，CKA接1Hz的TTL信号， 测试并记录其逻辑功能。
CP
LED 显示
实验原理
1
2
3
…
61
实验内容
注意事项
现代电子技术实验
实验目的
（5）计数器IC7接成十二进制形式，CKA接 12KHz连续脉冲，测试并记录其输出(QA 、 QB、 QC 、QD)波形图。（CKA和QA、QA和QB、QB和 QC、 QC和QD两两对应观察）。
CP个数
LED显示
实验原理
实验内容
注意事项
1
2
3
4
5
6
现代电子技术实验
实验目的
（2） 计数器IC5接成8421BCD码十进 制形式， CKA接1Hz的TTL信号，测 试并记录其逻辑功能。
实验原理
CP个数
LED显示
1
2
3
…
11
实验内容
注意事项
现代电子技术实验
实验目的
西安电子科技大学版数字电子技术(第三版)课后习题答案第七章
西安电子科技大学版数字电子技术(第三版)第七章脉冲波形的产生与变换2. 解Tw=1.1RC=1.1×104×10-7＝1.1msu I、uc和uo的对应波形如图7-4所示。
3. 解需用两级带微分电路的单稳态电路。
第一级的输出脉冲宽度为T w1=1.1R l C l=2µs第二级的输出脉冲宽度为T w2=1.1R2C2=1.5µs故2621611.1105.11.1102R C R C --⨯=⨯=利用以上两式，即可确定定时元件的数值。
若取R1=R2＝10k Ω，则C 1≈200pF ，C 2≈140 pF 。
电路原理图如图7-5(b)所示4. 解 充电时间 T 1＝0.7(R 1+R 2)C=7ms放电时间 T 2=0.7R 2C=5.6ms周期 T ＝T l +T 2=12.6msuc 与uo 的波形如图7-6(b)所示。
5. 解 线性扫描波发生器也叫锯齿波发生器，其特点是：幅度随时间成正比地增大，经过一段时间后，迅速降低为初始值。
其幅度随时间成正比地增大的这段时间叫扫描期。
图7-7(a)所示电路⑥脚的输出电压(即uc)的波形即为锯齿波，如图7-7(b)所示。
由波形图看出锯齿波的扫描期等于单稳态电路的输出脉冲宽度Tw 。
由于晶体管V 采用了稳定偏置电路，因此R l 的端电压U R1近似为 V U R R R U DD R 62111=+= 晶体管的集电极静态电流I CQ 约为 t I C dt I C dt ic C uc mA U I I CQ CQ R EQ CQ 1113.5Re 1⎰⎰=∙=∙=≈≈≈ 由单稳态电路的工作原理可知，当t=Tw 时，uc ＝2U DD /3，则 ms I CU T T I C U CQDD W W CQ DD 151.03/2132===6. 解 电路如图7-8(b)所示。
当⑤脚接电容时，其正向阈值U TH 和负向阈值U TL 分别为 V U U V U U DD TL DD TH 5311032==== 其输出波形如图7-8(c)所示。
脉冲与数字电路第五章 触发器
D=J/Qn +/KQn
5、 边沿触发器（ET FF）（续7）
2〉JK触发器转换为D触发器 D触发器和JK触发器的输出与输入的关系可以用 下表表示（即激励表）：
根据上表可写出JK与D、Q的关系：J=D、K=/D。
5、 边沿触发器（ET FF）（续8） 1、按键去抖动（消颤）； 2、开机置位； 3、异步脉冲同步化；
4、主从触发器（MS FF）（续3）
3>带数据锁存的主从JK触发器：
4、主从触发器（MS FF）（续4）
时序图：
5、 边沿触发器（ET FF）
1、主从JK触发器去缺点： 在CP=1时，要求JK信号保持不变。存在的一次变 化问题，能接收干扰信号并记忆下来，造成误码。解决 办法是减小CP=1的时间，可能造成状态翻转不稳定。 2、边沿触发器优点： 利用时钟脉冲的有效边沿（上升沿或下降沿）将 输入的变化反映在输出端，而在CP=0及CP=1不接收信号 ，输出不会误动作。 3、常见的边沿触发器有： 维持阻塞型、传输迟延实现的边沿触发器、CMOS 的边沿触发器，随着CMOS器件的广泛使用，今后大部分 是采用CMOS边沿触发器。
5、 边沿触发器（ET FF）（续1）
4、边沿D触发器：
5、 边沿触发器（ET FF）（续2）
5、边沿JK触发器:
5、 边沿触发器（ET FF）（续3）
6、T触发器（T FF）：
*翻转触发器（1位二进制计数器）
5、 边沿触发器（ET FF）（续4）
7、多能触发器：
5、 边沿触发器（ET FF）（续5）
8、触发器逻辑功能转换 在集成触发器中，使用较广的主要是D触发器和JK 触发器，有时需要将一种类型的触发器转换为其它类型 的触发器。不同触发器的相互转换的模型可描述为：
电子技术应用实验(数字电路综合实验)_电子科技大学中国大学mooc课后章节答案期末考试题库2023年
电子技术应用实验2（数字电路综合实验）_电子科技大学中国大学mooc课后章节答案期末考试题库2023年1.用数字示波器双踪测量不同频率的相关信号时，应选哪个信号为触发源？参考答案:频率低的信号2.约束文件中“set_property PULLDOWN true [get_ports {col[3]}]”是？参考答案:将第3列下拉至低电平3.若工程中只使用矩阵键盘中的一个按键,则参考答案:可以不需要按键扫描4.在本次实验示例中，将行列式键盘的行值定义为参考答案:输出信号5.如果要求不仅能显示16进制数，还要包括"-"，那么显示译码器接收的数据至少应为参考答案:5位6.实现6位数码管动态显示16进制数时，可以不改写哪部分的代码？参考答案:显示译码器部分7.如果你要在一个工程中添加自定义的IP核，首先应在Project manager中点击参考答案:Settings8.IP核的意思是参考答案:知识产权核9.如果实现5位数码管动态显示，则电路中计数器的位数至少为参考答案:310.所介绍的555多谐振荡器电路中，振荡周期的改变与（）有关。
参考答案:电容C_电阻R2_电阻R111.所介绍的555多谐振荡器电路中，占空比的改变与（）无关。
参考答案:电容C12.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为160Hz，占空比约为89%。
所选择的电阻R1和R2的比值约为（）。
参考答案:7:113.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为4700Hz，可供选择的电阻R1和R2值约为10千欧姆，则电容C应选取（）。
参考答案:0.01微法14.所介绍的555多谐振荡器电路中，当VCC（引脚8端）为9V，电压控制端（引脚5）悬空，则该多谐振荡器Vc（2、6脚）处三角波的幅度大约为（）。
参考答案:3V15.用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？参考答案:25KHz16.假如clr是清零端，通过语句always@(posedge CP or posedge clr)，可以知道clr是哪一种清零？参考答案:异步清零17.在过程块中哪种赋值语句必须按照编写顺序依次执行？参考答案:阻塞式赋值18.非阻塞式赋值的赋值运算符是？参考答案:<=19.在always块中，应该采用哪种赋值？参考答案:过程赋值20.在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？参考答案:*21.本实验中门电路构成的单稳触发器输出信号的脉冲幅度和以下哪些因素有关？参考答案:门电路的电源电压_最后一个与非门的器件类型22.根据实验电路中给出的参数，这个单稳触发器最大定时时间可能是？参考答案:约4uS23.本实验中门电路构成的单稳触发器电路对输入信号的触发条件为？参考答案:下降沿触发24.施密特触发器和单稳态触发器都可以对脉冲实现整形，这两种电路对脉冲整形后，那种电路可以得到相同的脉宽？参考答案:单稳态触发器25.在Verilog语言中关于if-else语句说法不正确的是？参考答案:有一条if语句就有一条对应的else语句26.实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5HZ，则分频器的分频比应为多少？采用实验介绍的分频方法，verilog语句中的分频计数范围应设为多少？参考答案:10M, 0~499999927.在本实验内容一的顶层模块连接图中，对应模块u2正确的例化语句应该是？参考答案:counter10 u2(。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
注意事项
5、波形图应画在同一纵坐标下。
现代电子技术实验
微分型单稳态触发器波形图
实验目的
实验原理
实验内容
注意事项
参考波形
现代电子技术实验
思考题
1、实验中CD4098集成单稳态触发器组成
图 3.2.7 的延时电路中，若使输出脉冲宽
度3ms，RX2应为多少？
现代电子技术实验
下次实验预习要求
1、熟悉555时基电路的工作原理。 2、了解定时器555的实际应用。
+TR
↑ ↑ 1 0 X
输出
RE
1 1 1 1 0
-TR
1 0 ↓ ↓ X
Q
Q
功能
上升沿 连续触发
Q Q
Q
触发沿无效 触发沿无效 下降沿 连续触发
Q
0
1
复位为初态
CD4098是一片双单稳态触发器，每个触发器均可单独设置为上 升沿触发或下降沿触发。当选择上升沿触发时，触发脉冲由＋TR端输 入，－TR端接正电源；选择下降沿触发时，触发脉冲由－TR端输入， ＋TR端接地。
微分型单稳态触发器
(实验重点)
如图所示,负脉冲触发, C2和R5构成一个时间常数 很小的微分电路，它能将 较宽的矩形脉冲Vin，变 成较窄的尖峰触发脉冲V'。 R=(R6+R W2)和 C3 构成微 分定时电路。
现代电子技术实验
VTH
静止期：0~t1，输入端无信号触发，Vin为高， Va、Vb为低、Vc为高。G1开， G2关。电路处 于稳定状态。 工作期: (t2>t≥t1)， t=t1时：Vin↓， V’i↓， Va ↑， Vb↑， Vc↓。触发器发生一次翻转， 进入暂稳态， Va=VOH ， Vc=VOL 。 t2>t>t1时：电容C3充电，Vb下降，但仍高于 VTH，故Vc仍为低。电路处于暂稳态。 恢复期：t=t2时， Vb下降至VTH， G2关闭， Vc为高。C3电容放电，进入恢复期。 回到稳定
工作波形图
现代电子技术实验
（2）集成单稳态触发器
集成单稳态触发器分为： 可重复触发型和不可重复触 发型两种。 1﹑不可重复触发：触发进 入暂稳态时，再加触发脉冲 无效。 2 ﹑可重复触发：触发进入 暂稳态时，再次触发有效， 输出脉冲可再维持一个脉宽。
现代电子技术实验
CD4098双单稳态触发器逻辑功能 输入
注意电源的连接
现代电子技术实验
四、注意事项
1、正用双踪示波器观测施密特触发器阈值电压时， 使两个波形的地线重合可以便于观测数据。 3、测试电压时应注意衰减比例调整。
实验原理
实验内容
示波器探头调在X10挡，衰减比例调整为10：1
4、实验中出现无实验结果时，应先检查电源是否 连接正确，再检查电路连接是否正确。
实验原理
实验内容
注意事项
现代电子技术实验
2、设计性实验 ：通过分析CD4098组成的延 时电路设计一个延时灯电路，可通过触摸按钮 打开指示灯，延时一定时间后使指示灯息灭，
实验目的
并且延时时间在10秒内连续可调。记录观察结 果（延时时间？），提出改进方法。
实验原理
实验内容
注意事项
现代电子技术实验
实验电路板
现代电子技术实验
三、实验内容
1、用与非门构成的微分型单稳态触发器，输入Vin接
20kHz TTL信号，改变RW2，用双踪示波器观测Vin
实验目的
和Vi，Va，Vb，Vc，Vout的波形变化情况（定量记录 电位器逆时针旋到底时Vin、 V b 、Vc、Vout的波形， 标出周期、幅度、脉宽tw及V TH ）。
现代电子技术实验
单稳态触发器的特点：
单稳态触发器只有一个稳定状态。这个稳定状态 不是“0”，就是“1”。
实验目的
①它有稳态和暂稳态两个不同的工作状态。
实验原理
②在触发脉冲的作用下，能从稳态翻转到暂稳态，
在暂稳态维持一段时间后，再自动返回稳态。 ③暂稳态维持时间的长短取决于单稳触发器电路 本身的参数，与触发脉冲无关。
现代电子技术实验
一、实验目的
实验目的
1．掌握用集成门电路单稳态触
发器的基本方法。
实验原理
实验内容
2．掌握集成单稳触发器在脉冲
延时电路中的作用。
注意事项
现代电子技术实验
二、实验原理
在数字系统中， 通常需要一定幅度和
实验目的
宽度的矩形脉冲，获取脉冲信号的方法：
①利用脉冲振荡器直接产生；
实验原理
②利用脉冲整形电路将非矩形脉冲变换
t1 t2 微分型单稳态触发器波形图
VTH
现代电子技术实验
四2输入与 非门
实验目的
VDD 14
13
12
11
10
9
8
实验原理
& & &
&
实验内容
注意事 项
1
2
3
4
5
6
7 VSS
74LS00引脚图
现代电子技术实验
积分型单稳触发器
VTH
采用正脉冲触发
tW=1.1RC4 R=R7+RW3=(100--600)欧; C4=4700P tW=(0.52—3.1)us 注意：该电路输入脉冲宽 度应大于输出脉冲宽度。
现代电子技术实验
CD4098实现脉冲延时的原理图
i
（1）
（2）
该电路中 第一个单稳态触发器设为上升沿触发， 第二个单稳态触发器设为 下降沿触发。Q2送到三极管放大驱动指示灯工作 ，Q2为高电平时指示灯亮。
TWI=K CX1 RX1 ， 从触发信号(Ui)有效，到灯亮的时间； TW2=K CX2 RX2 ， 灯亮了多长时间。
状态，Va=VOL， Vc=VOH。
VTH
t1 t2
工作波形图
现代电子技术实验
VTH
tW=(0.7--1.3)RC3=(0.32--3.6) X10 –6 S R=R6+RW2=(100--600)Ω; C3=4700P 单稳态触发器主要有4个参数： 输出脉冲宽度t w、输出脉冲幅度v m、恢复时间 t re和分辩时间td。 停留在暂稳态的时间即为输出脉冲宽度tw。
实验内容
注意事 项
现代电子技术实验
单稳态触发器的应用
① 脉冲整形
把不规则的波形转换成宽 度、幅度都相等的波形。
③ 定时输出
与门打开的时间是单稳 输出脉冲UO的宽度TW。
② 输出脉冲延时
把输入信号延迟一定时间后 输出。
现代电子技术实验
（1）用与非门组成的单稳态触发器
利用与非门做开关，依靠定时元件RC的充放电来控 制与非门的开启和关闭。
实验内容
成符合要求的矩形脉冲。
注意事 项
现代电子技术实验
单稳态触发器
单稳态触发器是另一种脉冲整形电路，
实验目的
需要外接电阻和电容，利用RC电路的 充放电过程来决定暂稳态持续时间的长
实验原理
短。多用于脉冲波形的整形、延时和定
实验内容
时。脉冲宽度tW和恢复时间tre是单稳 态触发器的主要参数。
注意事 项
预习报告内容:教材实验任务中思考题