电子科技大学“数字逻辑”试题(200708期末中文A)

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

………密………封………线………以………内………答………题………无………效……

电子科技大学二零零七至二零零八学年第二学期期末考试

数字逻辑设计及应用课程考试题 英文A 卷 (120分钟) 考试形式:闭卷 考试日期 2008年7月 8 日

课程成绩构成:平时 20 分, 期中 20 分, 实验 0 分, 期末 60 分

一. 将您的答案填入 “[ ]”中 (2’ X 10)

1. [27]10= [ ]GRAY ( 假设字长为5_bit )。

2. 如果 [X]10 = +101,那么 [X]原 = [ ]2,[-X]补=[ ]2( 假设字长为8_bit )。

3. 计数器 74X163 处于状态 ‘1111’, 但 RCO 输出为 ‘0’ 。这是使能信号 [ ] 为 ‘0’导致的。

4. 采用最简编码方案对n 个状态进行编码赋值,至少需要 [ ]位状态变量。

5. 某数 A 、B 的补码表达分别为 [ A ]补=11111001和 [ B]补=11010101 , 请求出[A+B]的补码表达[ A+B ]补及[-A+B]的补码表达[-A+B]补,并判断他们是否溢出。.

[ A+B ]补=[ ], 溢出[ YES/NO]; [-A+B ]补t =[ ], 溢出[ YES/NO] 6. 若JK 触发器的输入为J= K ,则该触发器实现的功能是Q*=[ ]。若要求使用 D 触发器实现 JK 触发器的功能,则D 触发器的输入端D=[ ]。

7. 希望 JK 触发器输出状态从1 变到 0, 要求在JK 触发器的J,K 输入端输入 ( J , k ) =[ ]

二. 组合电路分析: [10]

1.写出函数 BC BC A AB F ++=''对应的真值表。 [3]

………密………封………线………以………内………答………题………无………效……

2.求函数F(X1,X2,X3,X4) = (3,5,6,7,9,10,11,12,13,14,15)对应的反函数F’的最小项列表表达式。[3] 3.完成下示电路对应的波形图(假设每个逻辑门的传递延时为Δ) [4]

………密………封………线………以………内………答………题………无………效……

三.使用一片74X138 和一个8输入与非门完成组合逻辑函数F(A,B,C,D,E) = ABCDE(1,3,5,7,19,21,23)的实现。

[10 ]

四. 设计一个带有4个输入(Y3Y2Y1Y0)和4个输出(B3B2B1B0)的组合逻辑电路。该电路能实现输入BCD余3码输出BCD 8421码的功能。仅要求导出输出逻辑函数表达式。[10 ]

………密………封………线………以………内………答………题………无………效……

五. 时钟同步状态机设计[ 15 ]

1. 使用D 触发器设计一时钟同步状态机,状态机有两个状态变量Q1 Q2,。状态机的状态/输出表和状态赋值表均显示如下。请写出转换/输出表和激励/输出表。[7]

state/output table : state assignment :

S X 0 1 A B ,0 C ,1 B C ,0 A ,0 C D ,0 D ,0 D A ,1 B ,0

S*,Z

2. 一使用D 触发器设计的时钟同步状态机的激励/输出表如下所示。请导出对应的激励方程和输出方程。 [8]

S Q1 Q2 A 0 0 B 0 1 C

1 0 D 1 1

………密………封………线………以………内………答………题………无………效……

六.时钟同步状态机分析[ 15 ]

1. 一时钟同步状态机显示如下。试求该状态机的激励方程、输出方程、转移方程,并画出转移/输出表。[10]

2. 一时钟同步状态机的转移方程和输出方程如下。时钟信号CP、输入信号A如图所示,状态机的起始状态为:Q1,Q0=00,所有的触发器都是时钟上升沿有效。请根据给出的转移方程、输出方程和条件完成输出信号Y的波形。[7]

转移方程:

Q0*=Q0A’+Q1’A

Q1*=Q1A’+Q1’Q0A+Q1Q0’A

输出方程:

Y=Q1’Q0

………密………封………线………以………内………答………题………无………效……

七.设计一具有一个输入X和一个输出Z 的时钟同步状态机。当且仅当输入信号X 输入1 的数目是3的整倍数时,输出信号Z 取1,其它时候Z 取0。状态机采用D触发器设计并要求具有自校正功能(最小风险设计)。本题仅要求写出状态/输出表。[10]

………密………封………线………以………内………答………题………无………效……

八.74X163 是一个具有同步置数、同步清零功能的4-bit 同步二进制计数器,其基本功能表如下所示。请使用一片74X163 和少量必要的逻辑门设计完成一模13的计数器,计数顺序为1, 2, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 15, 1, 2, 3, 5…. 。完成该设计任务,并画出电路图。[10]

相关文档
最新文档