DSPBuilder系统设计工具
使用DSP Builder创建HDL设计需要有下面的软 件支持：
➢Matlab 6.1或6.5版本； ➢ Simulink 4.1或5.0版本； ➢ Quartus Ⅱ 2.0以上版本； ➢ Synplify 7.2以上版本或LeonardoSpectrum 2002c
➢ 将DSP Builder模型生成的VHDL文 件加入顶层综合工程。
下载至硬件
第12页/共80页
mdl转成 vhdl
手动流程
综合 (Quartus II, LeonardoSpectrum,
Synplify)
Quartus II
对于DSP Builder设计，Altera提供自动 和手动两种综合、编译流程。如果DSP Builder模型是顶层设计，则两种综合与编译 流程都可以使用；如果DSP Builder模型不是 顶层设计，而是非DSP Builder硬件设计中的 一个独立模块，则只能使用手动综合、编译 流程，在DSP Builder软件之外建立顶层编译 设置，包括：
注意：在安装DSP Builder授权之前，必 须已经安装了授权的Quartus Ⅱ软件。
第5页/共80页
授权文件的安装
得到DSP Builder授权文件后，可以直接将授权 文件的内容粘贴到Quartus Ⅱ授权文件(license.dat)中， 或在Quartus Ⅱ软件中单独指定DSP Builder授权文 件。
DSP Builder 授权代码
第6页/共80页
授权文件的安装
在Quartus Ⅱ软件中指定DSP Builder授权文件， 其操作步骤如下：
(1) 将DSP Builder的授权文件以一个不同的文件 名单独保存，如dsp_builder_license.dat。
(2) 启动Quartus Ⅱ软件。 (3) 选 择 Tools→License Setup 命 令 ， 弹 出 Options对话框的License Setup页面。 (4) 在 License File 栏 中 ， 在 已 经 存 在 的 Quartus Ⅱ授权文件后面加一个分号“；”，在分号 后面输入DSP Builder授权文件所在的目录及文件名。 (5) 点击OK按钮保存设置。
DesignExamples 包 括 大 量 的 DSP Builder设 计 实 例 文 件
doc 包 括 DSP Builder用 户 向 导 文 档 以 及 在 Matlab软 件 中 显 示 的 DSP Builder模 块 在 线 帮
MegaCoreLib 包 括 DSP Builder可 以 使 用 的 MegaCore函 数 文 件
以上版本(综合工具)；
➢ ModelSim5.5以上版本(仿真工具)。
第1页/共80页
软件安装
1、找到安装软件所在目录，双击 DSPBuilder-v2.1.3.exe文件。
2、在出现的安装向导中，根据提示操作 即可完成DSP Builder的安装。
如果在安装DSP Builder之前还没有安装 Matlab软件，则在DSP Builder安装向导的最 后将弹出如图所示的对话框。
第11页/共80页
Matlab Simulink 建立模型
Simulink 模型仿真
DSP
Builder 设 计 流 程
自动流程
综合 (Quartus II, LeonardoSpectrum, Synplify)
ATOM Netlist产生
Quartus II
HDL仿真 (ModelSim)
生成编程文件 (.pof,.sof)
第9页/共80页
Altera DSP设计总体流程图
系 统 级 设 计
硬
件
软
设
硬
计
件
加
速
设
计
硬第件10页/共8可0页选
DSP Builder设计流程
DSP Builder提供了一个无缝链接的设计流 程，允许设计者在Matlab软件中完成算法设计， 在 Simulink 软 件 中 完 成 系 统 集 成 ， 然 后 通 过 SignalCompiler 模 块 生 成 在 Quartus Ⅱ 软 件 中 可 以使用的硬件描述语言文件。使用DSP Builder 工具，设计者可以生成寄存器传输级(RTL)设计， 并且在Simulink中自动生成RTL测试文件。这些 文件是已经被优化的预验证RTL输出文件，可以 直接用于Altera Quartus Ⅱ软件中进行时序仿真 比较。
第7页/共80页
授权有效性检查
在Matlab命令窗口输入下面的命令： dos ('lmutil lmdiag C4D5_512A')
如果授权文件安装正确，则该命令产生的DSP Builder授权状态输出如图所示。
第8页/共80页
7.2 嵌入式DSP设计流程
Altera DSP设计流程提供了系统级综合， 并且为DSP系统的软、硬件分离设计提供了灵 活 性 。 另 外 ， Altera 支 持 基 于 硬 件 描 述 语 言 (HDL)和基于C/C++的设计流程。Altera的整 套开发工具提供了完整的设计平台，包括DSP Builder、SOPC Builder和Quartus Ⅱ软件， 允许用户在系统设计中提高性能，并获得软、 硬件综合设计的灵活性。
第2页/共80页
Matlab软件中查看DSP Bu DSP Builder文 件 夹
第3页/共80页
DSP Builder安装在磁盘上的目录结构
DSP Builder安 装 目 录
AltLib 包 括 DSP Builder文 件 以 及 在 Simulink中 执 行 MegaCore向 导 所 需 的 包 含 文 件
MegaCoreSimLib 包 括 MegaCore函 数 以 及 参 数 化 模 块 库 (LPM)函 数 所 用 的 仿 真 文 件
第4页/共80页
授权文件的安装
在使用DSP Builder之前，必须得到Altera 的授权文件。如果没有安装DSP Builder的授 权文件，用户只能用DSP Builder模块建立 Simulink模型，但不能生成硬件描述语言 (HDL)文件或Tcl脚本文件。
基于DDS的幅度调制AM信号发生器设计正式毕业设计
基于DDS的幅度调制AM信号发生器设计摘要信号发生器发展到今天，在电子测试、电子设计、模拟仿真、通信工程中，扮演着一个相当重要的角色，有着相当广泛的应用，极大加快了电子测试与设计工作中的效率，在电子技术和信号仿真应用中已发挥了巨大的作用。
本文主要介绍了基于DDS的信号发生器的设计情况。
这是一个以MATLAB为核心来实现信号发生器的系统，该系统具有结构简单灵活，抗干扰能力强、产生频率较高、应用广泛等特点。
为实现基于DDS的数字调制波，提出以调整指数控制字与频率控制字，通过查表得到所需数字序列的思想与方法，MATLAB仿真与样机实验表明该方法是行之有效的。
依据时域和频域卷积定理对信号调制与解调过程进行了分析，并用MATLAB软件的快捷、方便、准确的特点对其过程进行仿真，得到了比较满意的结果。
将其仿真的过程应用与理论和实验过程中，这样常有利于激发学生的学习兴趣和全面推进素质教育、创新教育。
通过软件调试后，所要求的各种波形都能按要求实现。
由于设计的时间短等原因，本次设计只是原理性的设计，要达到实用，还有许多的工作要做。
由于经验不足，在设计中还有许多不足之处，需要进一步改进。
关键词：DSP Builder，FPGA, D/A转换器，信号发生器,调幅THE DESIGN OF THE AM SIGNAL GENERATORBASED ON DDS The Amplitude ModulationABSTRACTThe development of the signal generator today, plays a very important role in the electronic testing, design, simulation, and communications projects. It widely spread the application, speed up the electronic test; also it plays a huge role in the electronic technology and the application of the signal simulation. This article mainly introduced the situation of the design which based on the DDS signal generator. This is a system which based on MATLAB in order to realize the signal generation. This system is simple and flexible, the anti-jamming ability is strong, the frequency is high, and the application is wide.In order to realize the digital modulating wave based on the DDS, we proposed the adjusted indexes control word and the frequency control word, through the table look-up we can find the thought and the method of the digital sequence. The MATLAB simulation and the prototypical experiment indicated this method is effective. Through the analysis which based on the time domain and the frequency range convolution theorem of the signal modulation, and the simulation on MATLAB software which is convenient and accurate, we can get a quite satisfactory result. The process of the simulation and the experiment of the theory can commonly stimulate the student's studying interest and the comprehensive advancement for all-around development, the innovation education.After the debugging of the software, all kinds of profile can realize according to the request. Because of the short time and some other reasons, this design is only the principle, we still have many work need to do in order to achieve the practical use. In other words, Because of shortage experience, there ismany deficiencies in the design, It also needs some further improve.KEY WORDS：DSP Builder, FPGA, D / A Converter, Signal Generator, AM目录前言无线电技术进行信息传输在现代电子应用中占有及其重要的地位，无线电通信、电视、雷达、遥控遥测等，都是利用无线电技术传输各种不同信息的方式，在这些信息的传递过程中，都要用到调制技术，所谓调制是在传送信号的以方将所要传送的信号“附加”在高频振荡器上，再由发送装置进行传送。
第三章-DSP-Builder设计入门
The Programmable Solutions Company®
Devices
– Stratix® II™ – Cyclone™ II – Stratix GX – Stratix – Cyclone
Devices (continued)
– MAX® II – Mercury™ Devices – ACEX® Devices – FLEX® Devices – MAX Devices
……………………
…A…lte…ra…D…SP…B…ui…lder Fixed-Point Blockset DSP Blockset Communications Blockset SimPowerSystems Blockset Others
Matlab / Simulink Model Created with Altera DSP Builder Libraries
Design Flow with DSP Builder
(八步法)
What Is DSP Builder?
Links MATLAB/Simulink Design Environment to Quartus II Development Tool for Altera FPGAs Automatic HDL Code Generation from Simulink Model Generated by DSP Builder Libraries Generates Bit & Cycle Accurate Models for DSP Functions Automatic Generation of HDL Testbench Integrated Intellectual Property (IP) Library Support Enables Rapid Prototyping with Altera DSP Development Board Facilitates Integration of Complex DSP Functions
基于FPGA的DSP技术实现伺服控制器的应用方案与设计
基于FPGA的DSP技术实现伺服控制器的应用方案与设计作者：晁智强，李华莹，陈强，苏力刚引言随着电液伺服控制理论的发展，很多先进的控制策略被应用于电液伺服控制领域中。
如：文献［1］阐述了基本运算为不完全微分PID的滤波型二自由度控制算法，针对飞行仿真转台用液压伺服系统的特点进行了仿真研究。
文献［2］研究了基于RBFNN的PID控制在电液位置伺服系统中的应用。
文献［3］对电液位置伺服系统采用滑模变结构控制，用最优控制理论设计滑模平面，均取得了良好效果。
但大量文献均是理论与仿真研究，大多的工业应用仍然以模拟电路实现PID控制算法为主，主要原因是实现这些先进的控制算法的方法目前都是由负责控制的下位机用程序实现的，而计算机易出现死机、掉电等情况，这使液压系统可靠性和安全性都降低。
介绍了一种用基于FPGA的DSP技术来设计电液伺服系统控制器的方法。
该方法克服了传统伺服控制器的一些不足，可将许多复杂的实时控制算法硬件化实现，并根据控制效果的优劣调整控制算法，从而提高了控制器的控制效果、运算速度和可靠性。
使用该方法，设计者不必十分了解FPGA（可编程逻辑门阵列）和VHDL（硬件描述语言），在Matlab中便可设计出需要的伺服控制器。
1现代DSP技术概述近几年来，应用数字信号处理技术设计的数字控制器被越来越多地应用到电液伺服系统中。
在过去很长的一段时间里，以美国TI公司TMS320系列为代表的DSP处理器几乎是数字信号处理应用系统的唯一选择。
但面对当今迅速变化的DSP应用市场，其硬件结构的不可变性，早已显得力不从心。
基于FPGA的现代DSP技术是用FPGA等可编程门阵列实现数字信号处理算法，它是一种面向对象的DSP系统，用户可根据需要来定制和配置自己的DSP系统。
但是，应用FPGA开发DSP系统专业性强，使其应用受到很大限制。
目前，在利用FPGA进行DSP系统的开发应用上，已有了全新的设计工具和设计流程，世界两大FPGA生产厂商Xilinx公司和Altera公司都相继推出了自己的DSP解决方案。
dsp builder 使用方法
第9章DSP Builder设计初步利用EDA技术完成硬件设计的途径有多种，前面介绍的是利用QuartusII来完成的，最为典型的设计流程，包括设计项目编辑（如用VHDL）、综合、仿真、适配、编程。
但是对于一些特定的设计项目，这个流程就会显得很不方便，甚至无能为力。
例如涉及算法类（如DSP模块）及模拟信号处理与产生方面的系统设计。
Altera自2002年推出的DSP Builder则很好地解决了这些问题。
DSP Builder可以帮助设计者完成基于FPGA的不同类型的应用系统设计。
除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载至FPGA开发板上。
利用Matlab与DSP Builder进行模块设计也是SOPC技术的一个组成部分。
本章以两个简单的电路模型设计为示例，详细介绍Matlab、DSP Builder、QuartusII 三个工具软件联合开发的设计流程。
9.1 Matlab/DSP Builder及其设计流程DSP Builder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，并把系统级（算法仿真建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来，都放在了Matlab/Simlink图形设计平台上，而将QuartusII作为底层设计工具置于后台，最大程度地发挥了对种工具的优势。
DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simlink，以Simulink的Blockset出现。
可以在Simulink中进行图形化设计和仿真，同时又通过SignalCompiler把Matlab/Simulink的模型设计文件（.mdl）转成相应的硬件描述语言VHDL设计文件（.vhd），以及用于控制综合与编译的tcl脚本。
对于综合以及此后的处理都由QuartusII来完成。
由于在FPGA上设计一个算法模型的复杂性，设计的性能（包括面积、速度、可靠性、设计周期）对于不同的应用目标将有不同的要求，涉及的软件工具也不仅仅是Simulink和QuartusII，DSP Builder针对不同情况提供了两套设计流程，即自动流程和手动流程。
DSP Builder
1.说明DSP Builder的主要功能DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征，从而缩短了DSP设计周期。
已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及Altera知识产权(IP)MegaCore功能相结合，将系统级设计实现和DSP 算法开发相链接。
DSP Builder支持系统、算法和硬件设计共享一个公共开发平台。
设计人员可以使用DSP Builder模块迅速生成Simulink系统建模硬件。
DSP Builder包括比特和周期精度的Simulink模块，涵盖了算法和存储功能等基本操作。
可以使用DSP Builder模型中的MegaCore功能实现复杂功能的集成。
Altera还提供DSP Builder高级模块集，这一Simulink库实现了时序驱动的Simulink综合。
Altera MegaCore是高级参数化IP功能，例如有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)等，经过配置能够迅速方便的达到系统性能要求。
MegaCore功能支持Altera的IP评估特性，使您在购买许可之前，便可以验证功能及其时序。
Altera IP MegaStore网站上为DSP Builder和IP评估流程提供DSP IP完整介绍DSP Builder SignalCompiler模块读取由DSP Builder和MegaCore模块构建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令语言(Tcl)脚本，进行综合、硬件实施和仿真。
图示为DSP Builder设计流程。
DSP Builder是一个系统级(或算法级)设计工具，它构架在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势【10】。
DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd),以及用于控制综合与编译的TCL脚本。
基于Matlab_DSPBuilder的正弦信号发生器设计.
基于Matlab/DSP Builder的正弦信号发生器设计引言近年来随着通信技术的不断发展,信号的正确传输显得日益重要,也就是说要有一个可靠的能产生稳定确信号的发生器,基于Matlab/DSP Builder的正弦信号发生器是利用Matlab/DSP Builder的模块进行的模快化设计,软件的设计采用模块化结构,使程序设计的逻辑关系更加简洁明了、易懂、易学。
使硬件在软件的控制下协调运作。
DSP Builder可以帮助设计者完成基于FPGA的DSP系统设计设计,除了图形化的系统建模外,还可以完成及大部分的设计过程和仿真,直至将设计文件下载到DSP 开发板上。
此次实验的目的就是将两者的优势有机的结合在一起,利用DSP的优势开发正弦信号发生器。
在设计中主要采用DSP Builder库中的模块进行系统的模型设计,然后再进行Simulink仿真。
1.设计思想1.1 DSP Builder特点DSP Builder系统级(或算法级设计工具,它架构在多个软件工具之上,并把系统级(算法仿真建模和RTL(硬件实现两个领域的设计工具连接起来,最大程度的发挥了两种工具的优势。
DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simulink,可以在Simulink中进行图形化设计和仿真,同时又通过Signal Compilder把Matlab/Simulink的设计文件(.mdl转换成相应的硬件描述语言VHDL 设计文件(.vhd,以及用于控制和编译的tcl脚本。
而对后者的处理可以用Quartus II 来实现。
1.2 QuartusII特点QuartusII提供了完整的多平台设计环境,能满足各种特定设计的需要,是单芯片可编程系统(SOPC设计的综合性环境和SOPC开发的基本设计工具,并且为Altera DSP开发包进行系统模型设计提供了集成综合环境。
QuartusII完全支持VHDL的设计流程,其内部嵌有VHDL逻辑综合器。
基于DSP Builder的FIR滤波器设计与实现
基于DSP Builder 的FIR 滤波器设计与实现Design and Implementation of FIR Based on DSP Builder（湖南科技大学）罗韩君 刘明伟 （湖南省电力试验研究院）王成LUO HAN jun LIU MING wei Wang cheng摘 要：针对FIR 数字滤波器的基本原理和结构特点，利用DSP Builder 软件设计了32阶低通FIR 滤波器，对该滤波器的性能进行了仿真，并将设计下载到FPGA 中进行了硬件测试，测试结果表明：采用该方法设计FIR 滤波器简单易行，可缩短设计进程，设计出的滤波器的性能稳定可靠，达到了预期目标。
关键词：DSP Builder；FIR；FPGA；仿真中图分类号：TN713 文献标识码：A 文章编号：Abstract: According to the principle and structure of FIR digital filter, a 32-order lowpass FIR is designed by using DSP Builder, and design is successfully simulated , Finally, the design is downloaded into FPGA device for testing, testing results indicate: this design method is effective for FIR. Key Words: DSP Builder;FIR;FPGA;Simulation 1 引 言在信号处理领域，数字滤波器占有重要地位，数字滤波器在语音和图像处理、模式识别、HDTV、雷达信号分析与谱分析等领域有广泛应用。
与模拟滤波器对比，数字滤波器可以满足滤波器幅度和相位特性的严格要求,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。
数字集成系统 第十三讲DSP Builder
i =0 i =1 M N
x (n ) x (n －1) x (n －2)
b0 z－1 b 1 z …
－1
y (n ) a1 a2 … … … a N－1 aN z －1 z
－1
y (n －1) y (n －2)
h (0)
h (1)
h (N －3)
h (N －2)ຫໍສະໝຸດ h (N －1) y (n )
11
级联型FIR滤波器
当需要控制系统传输零点时，将传递函数H(z)分解成二阶实 系数因子的形式：
N −1 n =0
H ( z ) = ∑ h( n ) z −n = ∏ ( a0i + a1i z −1 + a2i z −2 )
6
x (n )
z－1
x (n －1)
x (n )
z－1
x (n －1)
x (n )
ax (n )
x (n )
a
ax (n )
a x 1(n ) x 1(n )＋x 2(n ) x 1(n ) x 1(n )＋x 2(n )
x 2(n )
x 2(n )
三种基本运算的流图
7
直接型Ⅰ型 N阶IIR滤波器
y ( n ) = ∑ bi x ( n − i ) + ∑ ai y ( n − i )
i =0 i =1
M
N
则其系统函数，即滤波器的传递函数为
−i b z ∑i M
H ( z) =
1 − ∑ ai z
i =1
i =0 N
−i
5
对于同一个系统函数H(z)， 对输入信号的处理可实现的算法有 很多种，每一种算法对应于一种不同的运算结构（网络结构）。 例如：
【原创】DSPbuilder的安装和Matlab并行使用的安装经验
【原创】DSPbuilder的安装和Matlab并⾏使⽤的安装经验今⽇在安装DSPBuilder时遇到了⼏个⼩问题，让我⼼绪颇有感触：版本⼀定要⽤对呀！！在本⼈安装的软件版本：QII11.0+DSPB11.0+Matlab2011b+Questa10.0(Modelsim的10.0版)+Win7系统由于DSPB在安装前必须要事先安装好QII11.0+Matlab2011b+Questa10.0(或者Modelsim的其他兼容版本,本⼈采⽤的Questasim) for the different versions of DSP Builder.⾸先先把DSPB的对应版本下载好,这个很关键!然后,安装相应的软件,安装顺序:QII11.0+Questa10.0+Matlab2011b,在安装的时候,因为我⽤的是Questasim10.0,这⼀软件在安装是⾃动⽣成的环境变量很奇怪,但是没有这⼀变量不好使，现在把这⼀变量值写在这⾥：D:\questasim_10.0c\LICENSE.TXT;通常⼤家见到的破解软件都是licence.dat、但是这个很奇特，这也造成了我下⾯很不理解的⼀点，就是在安装好DSPB时，Win7系统并没有添加好环境变量，于是我按照：DSP builder安装指南（以9.1为例）所讲的，添加环境变量，但是发现MATLAB竟然把DSPB的启动环境变量⾃动设置为：D:\questasim_10.0c\LICENSE.TXT;这⼀点我⼗分不理解——不管如何，继续往下看……在matlab中输⼊：dos('lmutil lmdiag C4D5_512A')查看是否破解成功，正常的结果是出现：但是，由于在matlab中显⽰的环境变量是LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;我试着在环境变量中添加：LM_LICENSE_FILE---- D:\altera\11.0\quartus\bin\my_superlicense1.dat，但是matlab⼼眼挺直得⼀直赖着LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;不⾛，也不肯更换新添加的这个变量⽆奈之下，我就把my_superlicence1.dat中的有关与DSPB破解的内容代号给复制粘贴到D:\questasim_10.0c\LICENSE.TXT的txt的⽂档中可是，最令我想不到的事情发⽣了：Matlab2011b竟然承认了licence中有了DSPB的许可，也就是说我的DSPB的库可以在Simulink中使⽤了这让我很兴奋～但是在把 MATLAB2012a换成2011b之前，我打开Simulink去调⽤Altera DSP Blockset时，在系统初始化的时候，Matlab就会⾃动退出，⽽且没有任何报错的动静。
DspBuilder使用讲解
第9章 DDS设计
数据线位宽
相 位 字 输 入同 步 寄存器
N
频 率 字 输 入同 步 N 寄存器
clk 系统时钟
N
M
M
寄存器
相位调制器 相位累加器
正 弦 ROM 查找表
正弦信号输出 D/A
余 弦 ROM 查找表
余弦信号输出 D/A
图9-2 正交信号发生器
第9章 DDS设计
幅度调制在很多场合是需要的。我们改进基本DDS 结构，在正弦ROM表后、D/A前放置一个幅度控制模 块，一般采用乘法器来实现。如图9-3。
下面开始仿真。图9-6显示了仿真结果。
第9章 DDS设计
图9-6 仿真结果
第9章 DDS设计
9.3 FSK调制器设计
第9章 DDS设计
9.1 DDS的基本原理
我们知道，对于正弦信号发生器，它的输出可以 用下式来描述：
Sout Asint Asin(2πfoutt).
(9-1)
第9章 DDS设计
其中Sout是指该信号发生器的输出信号波形，fout指 输出信号对应的频率。上式的表述对于时间t是连续的， 为了用数字逻辑实现该表达式，必须进行离散化处理。 用基准时钟clk进行抽样，令正弦信号的相位：
“++” 选择“Pipeline” 参数“Clock Phase Selection”设为“1”
第9章 DDS设计
BusConversion2模块：(BusConversion) 库：Altera DSP Builder中Bus Manipulation库 参数“Input Bus Type”设为“signed Integer” 参数“Input [number of bits].[]”设为32 参数“Output Bus Type”设为“Signed Integer” 参数“Output [number of bits].[]”设为“10” 参数“Input Bit Connected to Output MSB”设为“31” 参数“Input Bit Connected to Output LSB”设为“22” 使用“Round”