课程设计报告：16选1选择器---数字逻辑课程设计
数字逻辑电路与系统设计课程设计
数字逻辑电路与系统设计课程设计课程设计目的通过本课程设计的学习，学生应能够掌握数字逻辑电路基本概念、设计方法以及应用技巧。
学生应该能够使用Verilog HDL或者其他硬件描述语言（HDL）设计数字逻辑电路和系统，并能够基于FPGA平台设计和实现数字电路系统。
课程设计内容本次课程设计主要包含以下内容：1.数字电路基础知识：数字逻辑基本理论、逻辑门的特点、数字电路的抽象层次。
2.Verilog HDL编程：Verilog HDL的基本语法、数据类型、运算符以及常用结构体。
3.组合逻辑电路设计：组合逻辑电路的设计方法、Karnaugh图、逻辑门级联、多路复用器/解复用器、译码器、比较器等。
4.时序逻辑电路设计：时序逻辑电路的设计方法、触发器、寄存器、计数器等。
5.FPGA系统设计：FPGA的基本原理和结构、FPGA开发板的使用、FPGA系统设计的流程以及示例项目。
课程设计要求1.课程设计可以采用Verilog HDL或者其他HDL编程语言。
2.参与者需要结成小组，每个小组3-5人。
3.每个小组需要完成一项数字电路设计项目，包括设计报告和实验验证。
4.每个小组需要在课程结束时提交一份完整的设计报告以及实验数据和项目代码。
5.设计项目可以是基于组合逻辑或时序逻辑的电路系统设计，包括但不限于多路选择器、加法器、比较器、寄存器、时钟控制器、计数器、显示控制器等。
6.设计报告应该包含问题描述，设计总体方案，设计分级具体实现以及实验结果和分析等。
7.实验验证应该使用FPGA开发板完成，需要进行基准测试，并按照设计要求逐步进行验证。
8.设计报告和实验验证需要进行小组汇报，并进行讨论。
课程设计参考资料1.Verilog HDL编程指南(第二版), 王自发, 清华大学出版社，20182.数字逻辑与计算机设计，M. Morris Mano, Pearson Education,20153.FPGA原理与设计, Jonathan W. Valvano, Morgan & Claypool,20114.FPGA开发实战, Evan A. Curtice, Packt Publishing, 2018结论通过本次课程设计，学生将能够熟练掌握数字逻辑电路设计的基础知识和关键技能。
数据选择器课程设计
数据选择器课程设计一、课程目标知识目标：1. 学生能理解数据选择器的定义和作用，掌握其在信息技术领域的应用。
2. 学生能掌握数据选择器的基本结构和工作原理，了解不同类型的数据选择器。
3. 学生能运用所学知识，分析并选择合适的数据选择器解决实际问题。
技能目标：1. 学生能运用数据选择器进行数据筛选、排序和查找，提高数据处理能力。
2. 学生能通过实际操作，学会使用数据选择器进行数据分析和决策。
3. 学生能运用数据选择器设计简单的信息系统，提高编程实践能力。
情感态度价值观目标：1. 学生对数据选择器产生兴趣，培养主动探究信息技术知识的热情。
2. 学生通过学习数据选择器，认识到其在现实生活中的重要性，增强社会责任感。
3. 学生在合作学习中，培养团队协作精神和沟通能力，提高自信心。
课程性质：本课程为信息技术课程，旨在帮助学生掌握数据选择器的相关知识，提高数据处理和分析能力。
学生特点：学生具备一定的计算机操作基础，对信息技术感兴趣，具有较强的学习能力和动手能力。
教学要求：结合学生特点和课程性质，采用任务驱动、案例教学等方法，注重理论与实践相结合，培养学生的实际操作能力和创新能力。
通过本课程的学习，使学生在知识、技能和情感态度价值观方面取得具体的学习成果。
二、教学内容1. 数据选择器概念：介绍数据选择器的定义、作用及其在信息技术领域的应用。
- 教材章节：第一章 数据处理基础2. 数据选择器类型与结构：讲解不同类型的数据选择器及其工作原理。
- 教材章节：第二章 数据选择器3. 数据选择器的使用方法：- 数据筛选：介绍筛选条件设置、筛选规则等。
- 数据排序：讲解排序规则、排序方法等。
- 数据查找：介绍查找算法、查找策略等。
- 教材章节：第三章 数据处理方法4. 数据选择器在实际应用中的案例分析：分析典型案例，引导学生运用数据选择器解决实际问题。
- 教材章节：第四章 数据处理案例分析5. 数据选择器编程实践：- 设计简单的信息系统：指导学生运用数据选择器进行编程实践，实现数据筛选、排序和查找等功能。
数字逻辑课程设计报告(优秀版)
目录目录 (1)一、设计目的 (2)二、设计要求 (2)三、设计方案 (2)四、顶层图及相关模块说明 (3)1、顶层图 (3)2、各模块说明(1)进制模块 (3)a、二十四进制 (5)b、六十进制 (5)(1)动态扫描模块 (6)(2)分频模块 (8)(3)报时模块 (9)(4)二路选择器模块 (10)五、经验总结 (12)一、设计目的1．学会应用数字系统设计方法进行电路设计；2．进一步提高QuartusⅡ9.0软件的开发应用能力；3．培养学生书写综合实验报告的能力。
二、设计要求1、能进行正常的时、分、秒计时，用动态扫描的方式显示，需用6个数码管。
（1）用M6M5进行24进制小时的显示。
（2）用M4M3进行60进制分的显示。
（3）用M2M1进行60进制秒的显示。
2、利用按键实现“校时”、“校分”和“秒清0”功能。
（1）SA：校时键。
按下SA键时，时计数器迅速递增，按24小时循环，并且计满23时回到00。
（2）SB：校分键。
按下SB键时，分计数器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
（3）SC：秒清零。
按下SC时，秒计数器清零。
要求按键均不产生数字跳变，因此须对“SA”、“SB”进行消抖处理。
3、能进行整点报时。
（1）在59分50、52、54、56、58秒按500Hz频率报时；（2）在59分60秒用1KHz的频率作最后一声正点报时。
4、更高要求：能进行闹时功能（1）闹时的最小时间间隙为10分钟，闹时长度为1分钟。
闹时频率可以自己设置。
（2）按下闹时按键SD后，将一个闹时时间数存入计数器内。
时钟正常运行时，闹时时间和运行的时间进行比较，当比较结果相同时输出一个启动信号，触发闹时电路工作，输出音频信号。
三、设计方案1、按自顶向下的层次化设计方法设计。
（1）顶层图（2）消抖电路用D触发器构成，SA、SB、SC为包含抖动的输入信号，而电路的输出则是一个边沿整齐的输出信号。
（3）计时（24进制计数器），计分（60进制计数器）、计秒（60进制计数器）模块可由10进制计数器连接构成，也可用VHDL语言完成。
数字逻辑课程设计完整报告(精编文档).doc
【最新整理，下载后即可编辑】一、概述智能抢答器是一种生活中常见的装置，电视节目中都可以看得到，是一种简易但又特别实用的一种装置。
本次我的课程设计的要求是设计一个智力竞赛抢答装置，可以供4人（组）使用，并且每人对应着一个开关，每个开关对应着一个发光二极管，当选手抢答成功时，所对应的发光二极管就会亮，主持人也有一个开关，当主持人按下自己开关使，选手才可以抢答，比赛才开始，并且计时器开始计时，如果在2分钟时间内没有选手抢答，那么这道题作废，主持人断开自己开关，再进行下道题。
二、方案论证设计一个智能抢答器，可以供4人比赛，每人对应一个开关和发光二极管。
主持人控制一个开关，当主持人按下开关，抢答开始并且开始计时，如果2分钟内没有选手抢答,那么本题作废，主持人断开开关，进行下题。
方案一：方案一原理框图如图1所示。
图1 智力抢答器电路的原理框图方案二：方案二原理框图如图2所示。
图2 智力抢答器电路的原理框图本设计采用的是方案二，电路简单，易懂，更具性价比。
三、电路设计 1.抢答电路抢答电路是实现抢答功能，当主持人按下开关抢答开始，当最先开始选手按下开关并且对应发光二极管发光，而且其他选手抢答无效。
为实现功能当一个开关闭合同时其它开关处于断开状态时，输出高电平对应二极管发光，同时将其它三个二极管锁定为低电平，这三个开关失效。
图3 抢答电路2.计时电路计时器电路主要由三片74LS190N 构成。
将三片计数器芯片接成120进制的加法计数器并将初始值置为000，接收脉冲信号由000开始计时。
选手按钮显示电路译码电路 控制电路主持人按钮脉冲电路计时电路 报警电路表1 同步十进制加/减计数器74LS190N功能表的控制停止计数且保持当前数据不变；当LD′=0时，计数器不受CLK的控制预置数；当CTEN′=0，LD′=1，U′/D=0时计数器加法计数，CTEN′=0，LD′=1，U′/D=1时计数器减法计数；当低位计数器U8到9时进位，高位加1。
16选1选择器课程设计
16选1选择器课程设计一、课程目标知识目标：1. 学生能理解16选1选择器的原理和功能，掌握其基本组成部分；2. 学生能运用所学知识，分析并设计简单的16选1选择器电路；3. 学生了解16选1选择器在现实生活中的应用，理解其在科技领域的重要性。
技能目标：1. 学生能通过动手实践，掌握16选1选择器的搭建和调试方法；2. 学生能够运用所学知识解决实际问题，具备一定的创新能力和实践能力；3. 学生能够运用16选1选择器进行数据选择和传输，提高电子电路设计能力。
情感态度价值观目标：1. 培养学生对电子技术的兴趣和好奇心，激发学生的学习热情；2. 培养学生团队合作精神，学会在团队中沟通、协作、分享；3. 增强学生的环保意识，认识到科技发展对环境保护的重要性；4. 培养学生严谨的科学态度，养成认真细致的学习习惯。
课程性质：本课程为电子技术实践课程，旨在让学生通过动手实践，掌握16选1选择器的原理和应用。
学生特点：学生为初中生，具备一定的电子技术基础，好奇心强，喜欢动手实践。
教学要求：教师应注重理论与实践相结合，引导学生主动参与，培养学生的创新能力和实践能力。
在教学过程中，关注学生的学习进度，及时调整教学策略，确保课程目标的实现。
通过课程学习，使学生能够将所学知识应用于实际生活中，提高学生的综合素质。
二、教学内容1. 理论知识：- 16选1选择器的基本概念与原理；- 16选1选择器的电路符号、功能及分类；- 16选1选择器在实际电路中的应用案例分析。
2. 实践操作：- 16选1选择器的搭建与调试方法；- 电路连接与检测技巧；- 创新设计：运用16选1选择器实现特定功能。
3. 教学大纲：- 第一课时：介绍16选1选择器的基本概念、原理和分类；- 第二课时：讲解16选1选择器的电路符号、功能及应用案例；- 第三课时：学生动手搭建16选1选择器电路，进行调试；- 第四课时：创新设计，学生运用16选1选择器实现特定功能；- 第五课时：总结与评价，展示学生作品，交流学习心得。
数字逻辑课程设计报告
数字逻辑课程设计报告数字逻辑课程设计多功能数字钟班级：学号：课程设计人：指导老师：课题：完成时间：一、设计目的：学会应用数字系统设计方法进行电路设计，熟练地运用汇编语言。
二、设计任务及要求：1.记时、记分、记秒2.校时、校分、秒清03.整点报时4.时间正常显示5.闹时功能三、设计思路：将整个闹钟分为以下几个模块，每个模块中都有详细的各部分的设计思路，源代码及仿真图像，生成的器件。
1.计时模块计小时：24进制计数器计分、计秒：60进制计数器计时间过程：计秒：1HZ计数脉冲，0~59循环计数，计数至59时产生进位信号。
计分：以秒计数器进位信号作为分计数脉冲，0~59循环计数，59时产生进位。
计时：以分计数器进位信号作为时计数脉冲，0~23循环计数，23时清0。
二十四进制计数器代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt24 isport (clk:in std_logic;qh,ql:out std_logic_vector(3 downto 0));end cnt24;architecture behave of cnt24 issignal q1,q0:std_logic_vector(3 downto 0);beginprocess(clk)beginif(clk'event and clk='1')thenif(q1="0010" and q0="0011")thenq1<="0000";q0<="0000";elsif(q0="1001")thenq0<="0000";q1<=q1+'1';elseq0<=q0+'1';end if;end if;qh<=q1;ql<=q0;end behave;仿真结果：图一、cnt24仿真图像六十进制计数器代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt60 isport (clk:in std_logic;clr:in std_logic;ql,qh:out std_logic_vector(3 downto 0);c:out std_logic);end cnt60;architecture cnt of cnt60 issignal q1,q0:std_logic_vector(3 downto 0);beginprocess(clk,clr)beginif(clr='1')thenq1<="0000";q0<="0000";c<='0';elseif(clk'event and clk='1')thenif(q1="0101" and q0="1001")then-----到59 q1<="0000";q0<="0000";c<='1';elsif(q1<"0101" and q0="1001")thenq0<="0000";q1<=q1+'1';c<='0';elsif(q0<"1001") thenq0<=q0+'1';end if;end if;end if;qh<=q1;ql<=q0;end cnt;仿真结果：图二、cnt60仿真图像clk qh[3..0]ql[3..0] cnt24instclkclrql[3..0]qh[3..0]c cnt60inst1图三、生成的计数器符号2.校时模块：思路：按下校时键，时位迅速递增，满23清0按下校分键，分位迅速递增，满59清0注意：此时应屏蔽分进位。
16选1选择器---数字逻辑课程设计
课程设计报告课程名称数字逻辑课程设计课题任务一16选1选择器设计课题任务二JK触发器的设计专业网络工程班级1001学号06姓名陈国栋指导教师刘洞波陈华光陈多2011年12月31日课程设计任务书课程名称数字逻辑课程设计课题任务一16选1选择器设计课题任务二JK触发器的设计专业班级网络工程学生姓名学号指导老师审批任务书下达日期：2011年12月14日任务完成日期：2011年12月31日前言Quartus® II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。
QuartusII design 提供完善的timing closure 和LogicLock™ 基于块的设计流程。
QuartusII design是唯一一个包括以timing closure 和基于块的设计流为基本特征的programmable logic device (PLD)的软件。
Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
实验4 组合逻辑电路设计
实验四组合逻辑电路研究（设计性实验）一、实验目的1．掌握用SSI器件实现组合逻辑电路的方法。
2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。
3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。
4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。
二、实验所用仪器设备1．Multisim10中的虚拟仪器2．Quartus II中的功能仿真工具3．GW48-EDA实验开发系统三、实验说明1. 组合逻辑电路的设计一般可按以下步骤进行（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。
（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。
（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。
2. 常见的SSI和MSI的型号（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。
（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。
四、实验内容（一）基本命题1．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）F1：检测到输入数字能被3整除。
（2）F2：检测到输入数字大于或等于4。
（3）F3：检测到输入数字小于7。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业网络工程班级 1102 学号 21 姓名张宏磊指导教师刘洞波陈华光陈多2012年 12月 27日课程设计任务书课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业班级网络工程学生姓名 1102 学号 21 指导老师刘洞波邓作杰陈多审批任务书下达日期： 2012年 12月 27日任务完成日期：2013年 01月 11日目录一、16选1选择器的功能...................................1．函数真值表.............................................2．函数电路图.............................................3．函数表达式.............................................二、详细设计..............................................1．创建项目................................................ 2．VHDL文本设计语言输入...................................3．编译功能界面............................................4．编译成功................................................5. 打开波形编辑器窗口.......................................6.对应结点查找..............................................7.综合编译形成网表..........................................三、程序功能调试............................................1．进入波形仿真功能.........................................2．给定输入信号.............................................3．进行时序仿真.............................................4．生成波形图...............................................四、心得体会...............................................------------------------------------------------------------------一、JK触发器的主要功能....................................1．特性方程................................................ 2．真植表.................................................. 3．函数逻辑电路图..........................................二、详细设计................................................. 1．创建项目..........................................2．输入文本语言程序进行编译................................. 3．编译成功，选择波形编辑器功能............................. 4．进行仿真设置............................................. 5．查找对应结点............................................ 6．形成综合后网表...........................................三、程序功能调试............................................ 1．给定输入................................................. 2．进入波形仿真............................................. 3．形成仿真波形.............................................四、心得体会................................................五、附录................................................... 1．16选1选择器设计源代码.................................. 2．JK触发器设计源代码...................................... 3．参考书目................................................ 4．课程设计评分表..........................................一、16选1选择器的主要功能数据选择器是常用的组合逻辑部件之一。
它由组合逻辑电路对数字信号进行控制来完成比较复杂的逻辑功能。
它有若干个数据输入端D0、D1、....，若干个控制输入端A0、A1，......和一个输出端Y0。
数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。
它的功能相当于一个多个输入的单刀多掷开关.因此数据选择器又称多路转换器或多路开关。
数据选择器(MUX)的逻辑功能是在控制输入端加上适当的信号，既可从多个输入数据源中讲所需的数据信号选择出来，送到输出端。
1.函数真值表2.函数电路图3.函数表达式E=0E D C B A +1DE C B A +32CDE B A E D C B A ++++54DE C B A E D C B A 6E D BC A+10987E D C B A DE C B A E D C B A BCDE A ++++14131211E D ABC DE C AB CDE B A E D C AB ++++15ABCDE二、详细设计1.工程管理,进入quartus||界面，创建项目2.VHDL文本语言设计输入3.编译功能界面4.编译成功5.打开波形编辑器窗口6.对应结点查找7.综合编译，形成综合编译后网表三、程序功能调试1.进入波形仿真功能2.给定输入信号3.进行时序仿真4.形成波形图四、心得体会总结短短一周的EDA 课程设计已经接近尾声了，从得知课设题目，查阅资料，到研究出总体设计，详细设计，然后编写程序，再到最后的上机调试，修改程序，完善程序，收获颇多。
16选1选择器的设计已全部完成，能够完成预期的功能，在本课题的设计中体现了VHDL 覆盖面广，描述能力强，是一个多层次的硬件描述语言及PLD 器件速度快，使用方便，便于修改等特点。
由于时间有限和经验是平的欠缺，不足之处还望老师予以指正。
在这一周里我们再次熟悉和增强了对VHDL 语言的基本知识，熟悉利用VHDL 语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来。
VHDL 硬件描述语言打破了硬件和软件设计人员之间互不干涉的界限，可以使用语言的形式来进行数字系统的硬件结构、行为的描述，直接设计数字电路硬件系统。
通过编程、下载后，该芯片已经具备了原来需要使用复杂的数字电路实现的功能；更加了解和加深了对编制和调试程序的技巧，进一步提高了上机动手能力，培养了使用设计综合电路的能力，养成了提供文档资料的习惯和规范编程的思想。
本次的课程设计将各个单一的模块实现其功能后，学会通过原理图或顶层文件把各模块连接。
课设注重的不仅是把理论知识巩固，而且应把理论和实际相结合，把知识应用到生活中。
课设时间不长，要在短时间内完成绝非个人力量能达到的，要学会集众人之精华，还要善于利用已有的工具为己服务，开拓思维。
课设让我们认识到所学本科知识的真正实用性，只是这门课开始研究的第一步。
一、JK 触发器的主要功能JK 触发器是数字电路触发器中的一种电路单元。
JK 触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK 触发器的功能最为齐全。
在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。
由JK 触发器可以构成D 触发器和T 触发器。
1.特性方程n n Q K Q J Q +=+1n2.真值表0x x00 0x x11 10000 10011 10100 10110 11001 11011 11101 111103.逻辑电路图二、详细设计1.新建工程管理2.输入文本语言程序进行编译3.编译成功，选择波形编辑器功能4.对应结点5.形成综合编译后网表三、进行程序仿真调试1.给定输入信号2.波形仿真测试成功3.生成波形图四、心得体会总结成了16选1选择器的电路设计之后，便开始了JK触发器的课题设计，因为前一个课设的完成，使我对于QUARTUS软件的使用有了一定的了解，所以在这个实验设计的时候也轻松了很多。
在完成JK触发器的课设时，我只要参看书本上的JK触发器的设计思路完成源代码的编写即可，然后就是上机测试编写的程序，结果在测试时，出现了错误，但是在老师和同学的帮助下，我终于解决了它，然后编译、仿真。
虽然第二个课设没有花费很多的时间，但是我还是发现，在实际设计中，仅仅拥有书本上的理论性知识是远远不够的，还要把知识与实际操作相结合，才能更加了解这门课程的精奥之处。
课程设计结束了，但是从中学到的知识会让我受益终身。
发现、提出、分析、解决问题和实践能力的提高都会受益于我在以后的学习、工作和生活中。
在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
本次实验我对一些基本操作有了更好的掌握，对于数字逻辑电路的设计也有了更深刻的理解。
本次实验老师都是要求独立完成。
在这一点上很好的锻炼了我们的独立完成设计的能力。
这是一次有意义实验。
实验过程中我们遇到了很多困难然后再自己的努力下克服困难，让我们体会到的不仅是实验课程设计的乐趣，更让我们学会了怎样面对困难。