MOSFET 内部培训资料(Silikron)
理解MOSFET开关过程PPT学习教案

图2 MOSFET开关过程中栅极电荷特性
第7页/共10页
3.MOSFET漏极导通特性与开关过程(3)
以 AOT460为 例
图4 AOT460的开通轨迹 图2中t4阶段对应C->D过程。在C点,米 勒电容 上的电 荷基本 上被扫 除,C- >D的 过程栅 极电压 在驱动 电流的 充电下 又开始 升高, MOSFET进一 步完全 导通。 C->D为可变电阻区,相应的Vgs电 压对应 着一定 的Vds电 压。Vgs电压 达到最 大值,Vds电压 达到最 小值, 由于Id电流为ID恒定 ,因此Vds的电 压即为ID和MOSFET 的导通 电阻的 乘积。
第3页/共10页
2.MOSFET栅极特性 与开关过程(2)
米勒平台结束后, iD电流仍维持ID ,Vds 电压继续降低,但此时降低的斜率 很小, 因此降 低的幅 度也很 小,最 后稳定 在Vds=I d*Rds(on)。因 此通常 可以认 为米勒 平台结 束后MOSFET 基本上 已经导 通。 (t4阶段)
第4页/共10页
2.MOSFET栅极特性 与开关过程(3)
t1和t2阶段,因为Cgs>>Cgd,所以驱动电流主要是 为Cgs充电 (QGS)。 t3阶段,因为VDS从VDD开始下降,Cgd放电, 米勒电 流Igd分流了绝 大部分 的驱动 电流( QGD)。使得 MOSFET的栅 电压基 本维持 不变。 t4阶段,驱动电流主要是为Cgs充电(QGS)。 Qg= QGS(t1,t2)+ QGD)+ QGS(t4)
图2 MOSFET开关过程中栅极电荷特性
-----VTH:开启阈值电压 -----VGP:米勒平台电压
-----VCC:驱动电路的电源的电压
MOS培训教材

MOSFET基本认识场效应管也称单极型晶体管,是利用电场效应控制半导体中多数载流子运动的一种半导体开关器件,它具有输入阻抗高、动态范围宽、热稳定性好、抗辐射能力强、制造工艺简单、有利于大规模集成等优点。
按其结构和工作原理不同可分为绝缘栅场效应管和结型场效应管两种类型。
常用绝缘栅场效应管是由金属、氧化物(SiO2或SiN)及半导体三种材料制成的器件,也称为金属-氧化物-半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor),即MOSFET。
1.1 MOSFET结构和分类1.1.1MOSFET基本结构MOSFET的结构以N沟道增强型为例,N沟道增强型MOSFET结构剖面图如图1所示。
它以一块掺杂浓度较低,电阻率较高的P型硅半导体薄片作为衬底,利用扩散的方法在P型硅中形成两个高掺杂的N+区。
然后在P型硅表明生成一层很薄的二氧化硅绝缘层,并在二氧化硅表面以及N+型区的表面上分别引出三个电极—栅极G、漏极D、源极S,就构成了N沟道MOSFET图1 N沟道增强型MOSFET纵剖面图由于栅极与源极、漏极均无电接触,故称绝缘栅极。
其他类型的MOSFET结构与N沟道增强型相类似。
场效应管通常制成漏极和源极可以互换,而V-I特性曲线没有明显变化。
为了减轻源衬间电压对管子导电性能的影响,通常将衬底与源极相连,此时不能将漏极和源极对调使用。
1.1.2MOSFET分类按MOSFET内沟道导电类型的不同,分为N沟道和P沟道两种。
按其栅偏压为零时有无沟道形成,又可分成耗尽型与增强型。
此外,按MOSFET导电沟道结构,还可以分为平面式和垂直式MOSFET,垂直式又包括V-MOSFET,T-MOSFET和U-MOSFET等。
耗尽型与增强型主要区别在于制造SiO2绝缘层中是否掺入大量的带电离子。
以N型耗尽型MOSFET为例,SiO2绝缘层中掺有大量的碱金属正离子(如Na+或K+),使在P型衬底的界面上感应出N型薄层,即在两个N型区中间的P型硅内形成N 型导电沟道,所以在VGS=0时,有VDS作用时也有一定的电流IDSS;当存在栅偏压(正电压或负电压)时,相应改变感应的电子数量或正电荷,从而改变N沟道厚度,使改变ID的大小。
MOS管培训-20160304

200V以上 龙腾
MOS管的分类
• 按照特性区分: • 平面MOS,也叫普通MOS。VDMOS 如华晶,士
兰 • 超结MOS,也叫coolMOS。SJMOS 如龙腾,英飞
凌
MOS管的参数对比
低压MOS
MOS管的Байду номын сангаас数对比
• 华晶MOS
MOS管的参数对比
• 龙腾MOS
MOS管的分类
• MOSFET管是FET的一种(另一种 是JFET), 可以被
制造成增强型或耗尽 型, P沟道或N沟道共4种类型, 但实际应 用的只有增强型的N沟道MOS管 和 增 强型 的P沟道MOS管,所以通常提到NMOS,或者PMOS指的 就是这两种。 • 按沟道分类: • 可分为N沟道和P沟道管(在符号图中可看到中间的 箭头方向不一样)
CoolMOS原理
• 针对VDMOS导通电阻大的缺点,人们提出了 CoolMOS结构,下图为其剖面图
CoolMOS原理
两个P井之间垂直高掺杂N+扩散区为电子提供了低 阻通道,从而降低了导通阻抗。当Vgs<0时,N型 导电通道消失,MOS处于截止态;当Vgs>Vth时,N 型导电通道建立,电子从N+导电通道通过,从而 降低了导通时的Rdson。
MOS主要参数
• 6. 导通电阻RON 导通电阻RON说明了VDS对ID的影响 ,是漏极特性某
一点切线的斜率的倒数 在饱和区,ID几乎不随VDS改变,RON的数值很大,
一般在几十千欧到几百千欧之间 由于在数字电路中 ,MOS管导通时经常工作在VDS=0
的状态下,所以这时的导通电阻RON可用原点的RON来 近似
• 2. 直流输入电阻RGS 即在栅源极之间加的电压与栅极电流之比 这一特性有时以流过栅极的栅流表示
MOS电容器及MOSFET资料PPT教案

。因为N A
ni
exp
q B kT
,由
半导体表面
EC
ΨS
qNAW 2 2 s
qS
q
S0
Eg
q B
Ei
EF
可得
Ψs
inv
2Ψ B
2kT q
ln
NA ni
氧化层
x
半导体
EV
上式表明需要一个电势 ΨB将能带弯曲至表面本征的条件( Ei=EF);接着能带还需要再弯曲一个qΨB,以使表面达到强反 型的状态。
VT
QS Co
ΨS
inv
qN AWm Co
ΨS
inv
2 sqN A Co
2Ψ B
2Ψ B
第13页/共17页
14
一旦强反型发生,总电容将保持在最小值,此时有Cj=εs/Wm
Cmin
d
ox ox s
Wm
Co V
一理想MOS电容器的典型电容-电 压特性如右图所示,包含耗尽近似
Co d Cj
VT
Cmin
仿照单边n+-p结空间电荷区结论,表面势Ψs为
ΨS
qNAW 2
2 s
其中NA为半导体掺杂浓度,W为半导体耗尽区宽度,εs为半导体介电 常数。
第8页/共17页
9
当Ψs>ΨB,表面发生反型。需要一个判据来判断强反型的起点 。在此之后则反型层中的电荷变得相当显著。
表面电子浓度等于衬底杂质浓度是一个简单的判据,即ns=NA
MOS电容器及MOSFET资料
会计学
1
本章内容
理想的MOS电 容器
SiO2-Si MOS电 容器
MOSFET基第本1页/共原17页 理
内置MosFet BJT封装产品培训产品培训

空洞面积大于10%芯片面积为不良(图a);
Void
焊线原则【2D双芯间连线(BSOB)产品布线原则】:
①从焊窗尺寸小的芯片打到焊窗尺寸大的芯片; ②从铝垫下有器件的焊点到铝垫下无器件的焊点连线; ③从铝垫薄的焊点到铝垫厚的焊点; 图a
④ IC芯片、MOS芯片之间的压焊工艺参数均采用分立、分组设置管控原则防范。
13
Mosfet/BJT产品BSOB防漏电压焊图绘制-具体实例3
优化
芯片方向能正则正原则,利于生产; 地线外焊点位置:考虑应远离粘片胶溢出区域; 布线冲线考虑: 1)尽可能避让跨越MOS芯; 2)排线走向尽可能与注塑流向形成小夹角设计。
14
Mosfet & BJT产品BSOB防漏电压焊图绘制-具体实例4
焊线方式 相邻I/0电气通 线与线间距 线与芯片间距 线与载体或管脚 双基岛间距 基岛与管脚间距 管脚与管脚 路电位差(V) (um) (um) (um) (um) (um) (um) ≥50 ≥100 ≥150 ≥50 ≥100 ≥150 NA NA NA NA NA NA NA NA NA 标准连线 ≤5 ≥50 交差连线 ≤20 ≥100 高压连线 >400 ≥150 Note:NA指以引线框架设计基本尺寸标准。
BJT
MOSFET IC
今天我们主要认识内置Mosfet管和BJT管产品的相关封装技 术知识点。
2016/5/20 2
定义
IC(integrated circuit)集成电路是一种微型电子器件或部件。采用一定的工艺,把一个 电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小
内置MOSFET & BJT封装产品培训
场效应晶体管-MOSFET培训教材PPT75页

66、节制使快乐增加并使享受加强。 ——德 谟克利 特 67、今天应做的事没有做,明天再早也 是耽误 了。——裴斯 泰洛齐 68、决定一个人的一生,以及整个命运 的,只 是一瞬 之间。 ——歌 德 69、懒人无法享受休息之乐。——拉布 克 70、浪费时间是一桩大罪过。——卢梭
场效应晶体管-MOSFET培训教材
36、“不可能”这个字(法语是一个字 ),只 在愚人 的字典 中找得 到。--拿 破仑。 37、不要生气要争气,不要看破要突 破,不 要嫉妒 要欣赏 ,不要 托延要 积极, 不要心 动要行 动。 38、勤奋,机会,乐观是成功的三要 素。(注 意:传 统观念 认为勤 奋和机 会是成 功的要 素,但 是经过 统计学 和成功 人士的 分析得 出,乐 观是成 功的第 三要素 。
பைடு நூலகம்
Mosfet training
Power MOSFET Technical TrainingDatasheet OverviewGiovanni PriviteraSenior Product EngineerMOSFET & IGBT DIVISIONgiovanni.privitera@MaximumRatingsRepresent the extreme capability of the devices.To be used as worst conditions (single parameter) that the design shouldguarantee will not be exceeded. [only VDS & VDGR may be exceeded in limited avalanche conditions]Never exceed !!!!!!!!!!!!The avalanche breakdown voltage of ST’s PowerMOSFET is always higher than its voltage rating due to normal production process margins.In order to achieve high forecasted reliability the worst case operatingvoltage should be lower than the maximum one. The maximum voltageduring turn off should not exceed 70 to 90% of the rated voltage. Thisderating is suggested by the years of experience.For the Drain-Gate Voltage capability(Rgs to avoid floating gate)Exceeding Vgs may result in permanent device degradation due tooxide breakdown and dielectric rupture.The real oxide breakdown capability is higher than this value, and is related to the oxide thickness; but this value, with a reasonable guardband, is the 100% TESTED & warranted oneTj must be always lower than 150ºCReflects a minimum device service lifetime.Operation at conditions that guarantee a junction temperature less than Tjmax may enhance long term operating life.Ptot=dT/Rthjc=(150-25)/Rthjc derating=1/RthjcThe majority of reliability tests are done at maximum junction temperature, especially the HTRB (High Temperature Reversed Bias) and HTFB (High Temperature Forward Bias). These test results are used as input information for calculation of acceleration factors in different reliability models. In order to achieve high forecasted reliability the maximum operating temperature should be lower than the maximum one. For example, by theoretical models, reducing the junction temperature by 30°C will improve the MTBF (Mean Time Between Failure) of the MOSFET by an order of magnitude.P tot =Ron(@Tjmax)*I²P tot = (Tjmax-Tc)/R THj-cI= (Tjmax-Tc)/Ron(@Tjmax)/RthjcLimited also by wire size : to avoid any fuse effectLimited by Ptot & RdsonMaximum dv/dt capability during diode reverse recovery (dynamic dv/dt) To be distinguished two kind of dv/dt (static and dynamic)Due to the false turn-on, the device falls into the current conduction state, andin severe cases, high power dissipation develops in the device and createsdestructive failure.Static dv/dta) False turn onb) Parasitic transistor turn onIf the parasitic bipolar transistor is turned on, thebreakdown voltage of the device is reduced from BVCBOto BVCEO which is 50 ~ 60 [%] of BVCBO . If theapplied drain voltage is larger than BVCEO, the devicewill be brought into the avalanche breakdown, and if thedrain current cannot be limited externally, the device couldbe destroyed by the second breakdown of parasitic bipolar.Diode recovery dv/dtThe value of di/dt and dv/dt becomes larger as Rg is reduced.The device is destroyed by the simultaneous stressessuch as high drain current, high drain source voltageand the displacement current of the parasiticcapacitance.Highest Stress pointST insulated packages are tested 100% to guarantee this value.Thermal resistanceParameter which indicates how "easily" the heat flows between two points A and BSmall R TH implies that the heat is transferred from A to B with little temperature difference between A and BLarge R TH implies that the transfer of the same quantity of heat from A to B requires a greater temperature difference between the two pointsThermal resistance is defined as : R THb-a= (T b-T a)/P dissThermal resistanceIn electronic devices the two most important temperatures are the ambient temperature T a and the temperature reached by the junction TjThe R THj-a(device) depends by frame dimension and frame material.The R THj-a(module) depends by the device, insulation, mounting method, heatsink size and cooling method (forcedair,radiation....)Thermal resistance Thermal chain exists from thesilicon to the ambient throughthe die attach, the frame, thecontact and the externaldissipator.R THj-a=R THj-c+R THc-s+R THs-aThermal model for transient takesinto account thermal capacitancesRthjc=1/0.32=3.1 K/WV=Ron(@Tj)*IK=0.1Zth=kRth V I=(Tj-Tc)/Zth K=0.04K=0.01K=1Allowed but not reachable regionIar, defined as the maximum current that can flow through the device during the avalanche operations without any bipolar latching phenomenon.EAS(Energy during Avalanche for Single Pulse) is defined as the maximum energy that can be dissipated in the device during a single avalanche operation, at the Iar and at the starting junction temperature of 25°C, to bring the junction temperature up to the maximum one stated in the absolute maximum ratings.E=0.5*L*I 2*(V(BR)eff/(V(BR)eff-VDD))E=0.5*V(br)eff*Io*tavUnclamped Inductive SwitchingN-P+N+S GDDR pS GFailure modeVbeId1-As soon as the current begins to interest the p region causing a sufficient drop of voltage to equal the VBEon of the BJT, the current of the base, IB, in conjunction with the of the transistor will cause the localized BJT turn-on. Subsequent local temperature increase decreases Vbeon and runaway occurs.2-The power that is dissipated in the MOSFET causes an increase of temperature of the junction. If the temperature increases to a critical value set by the property of the silicon, the failure, without the contribution of the parasitic bipolar, occurs because of the creation of thermally generated carriers in the epitaxyal / bulk region and so the creation of hot spots.At K P T 320=D Very short rectangular pulses (~tens ms)Triangular impulses haven’t the same thermal response time TjAt K Zth =At K P T 0=D Eas calculation: thermal modelDie AreaThe EAS is function of Die size Silicon characteristics Peak power Starting and maximum temperature202204921KP T A t P Eas av D ==2202229K P T A t av D =with00.050.10.150.20.250.30.350.40.45T (50µs/div )-200020040060080010001200V d s (V )-50510********I d (A )FAIL FOR PARASITIC CONDUCTIONUIS ON ST W8NB90Vdd=150V; L=1mH; Vgs=10V; Rg=47 ohm; startingTj=25°C0.20.40.60.811.21.41.61.8T (200µs/div )-200020040060080010001200V d s (V )-2024681012I d (A )FAILURE FOR ENERGYUIS ON STW8NB90Vdd=150V; L=16mH; Vgs=10V; Rg=47 ohm; startingTj=25°CUIS:Failure mode●Current Crowding due to Parasitic BJT Turn-on●Thermal Dissipation with Tj highly exceeding the guaranteed Tjmax (150 degC)DGSTracer waveformAs junction temperature increases, BV also increases linearly,DGS IDSS is sensitive to the temperature and it has positive temperature coefficient.D GSDGS Threshold voltage VGS(th) is the minimum gatevoltage that initiates drain current flow.VGS(th) has a negative temperature coefficientDGS RDS(on) is not constant vs IdRDS(on) has a positive temperature coefficientDSGGfs=di dsdv gs Vds=const TGDSC GSC DSC GDC iss = C GD + C GS C oss = C DS + C GD C rss = C GDTemperature variations have very little effectResistive load switchingV DV G =0I D =0I DS [A]V DS [V]50043210143256Resistive load switching1V DV G =0I D ~0V G = V Th50043210143256Charging the Ciss to Vth.No evident drain current flows;Vds remains essentially at VddV DS [V]DS1V DV G =0I D =0V T50043210143256Continues the Ciss Charging. Drain current starts to flow;Vds remains essentially at VddV DS [V]DS1V DV G =0I D =0V G = V GmV T50043210143256Continues the Ciss Charging.Drain current flows to the maximum;Vds remains essentially at VddV DS [V]DSV G =01V DI D =0V G = V GmV T50043210143256Cgd is Charging and Ciss increases mantaining Vg flat. Id constantVds approaches to VdsonV DS [V]DS1V DV G =0I D =0V T50043210143256MOSFET in ohmic region.Vg increases to applied voltage charging input capacitancesV DS [V]DSV G =01V DI D =0V T50043210143256V DS [V]DSV G =01V DI D =0V T50043210143256V DS [V]DS10V It is used to determine the amount of charge, defined as Qg, required to bring the Ciss from 0V to 10VDSGQ rr~0.5t rr*I rrm ISDIrrm。
MOSFET教程
MOSFET教程MOSFET是Metal-Oxide-Semiconductor Field-Effect Transistor的缩写,是一种常用的电子器件。
它是一种由金属-氧化物-半导体结构组成的场效应晶体管,它的特点是高频特性好、占用面积小、输入电阻高、工作电压低等。
MOSFET广泛应用于各种电子设备和电路中,如功率放大、开关、逻辑门等。
MOSFET的结构由P型或N型半导体基片构成,其中夹着一层非晶态或多晶态氧化铝或氮化硅形成的绝缘层。
绝缘层上覆盖有金属结构作为栅极,这个金属结构是通过一两个小孔与下面的半导体相连接。
这样,当栅极电压改变时,可以通过改变栅电压控制半导体中的电流。
MOSFET有四个主要电极:栅极(Gate),漏极(Drain),源极(Source),和衬底(Substrate)。
栅极用于控制器件的导通和截止,漏极和源极用于连接外部电路的通路,衬底则提供基片极性。
根据栅极电压与漏极电压之间的关系,MOSFET可以分为三种工作区:截止区、线性区和饱和区。
当栅极电压低于阈值电压时,MOSFET处于截止区。
此时,MOSFET的导通能力非常小,几乎没有漏极电流。
这种特性使得MOSFET在开关电路中特别有用。
当栅极电压在阈值电压和漏极电压之间时,MOSFET处于线性区。
此时,MOSFET的电流与栅极电压成正比,使得MOSFET可以在放大器电路和线性增强器中使用。
当栅极电压高于漏极电压时,MOSFET处于饱和区。
在饱和区,MOSFET的电流几乎不受栅极电压的影响,因此可以作为开关电路中的高电流驱动器使用。
在实际应用中,选择正确的MOSFET非常重要。
根据应用需求,可以选择不同类型的MOSFET,如N沟道MOSFET和P沟道MOSFET。
此外,还可以选择不同的封装形式,如DIP、SMD或TO-220等。
在使用MOSFET时,还需要考虑一些特殊的电路设计技巧。
例如,在开关电路中,要合理选择电阻分压电路、滤波电容或磁珠等来保护MOSFET免受过大电压或电流的侵害。
MOS管基础培训
本文是郝明老师为广大维修师傅讲解的MOS管基础知识,在这里也借助本文讲解的知识给大家了解MOS到底是怎样工作和怎样驱动为契机,作为业务人员基础知识培训教材。
请大家详细阅读,如果有碰到不懂的在以提问方式给大家在做详细讲解 -------------谭国机MOS管的基本知识作者:郝铭现在的高清、液晶、等离子电视机中开关电源部分除了采用了PFC技术外,在元器件上的开关管均采用性能优异的MOS管取代过去的大功率晶体三极管,使整机的效率、可靠性、故障率均大幅的下降。
由于MOS管和大功率晶体三极管在结构、特性有着本质上的区别,在应用上;驱动电路也比晶体三极管复杂,致使维修人员对电路、故障的分析倍感困难,此文即针对这一问题,把MOS管及其应用电路作简单介绍,以满足维修人员需求。
一、什么是MOS管MOS管的英文全称叫MOSFET(Metal Oxide Semiconductor Field Effect Transistor),即金属氧化物半导体型场效应管,属于场效应管中的绝缘栅型。
因此,MOS管有时被称为绝缘栅场效应管。
在一般电子电路中,MOS管通常被用于放大电路或开关电路。
1、MOS管的构造;在一块掺杂浓度较低的P型半导体硅衬底上,用半导体光刻、扩散工艺制作两个高掺杂浓度的N+区,并用金属铝引出两个电极,分别作为漏极D和源极S。
然后在漏极和源极之间的P型半导体表面复盖一层很薄的二氧化硅(Si02)绝缘层膜,在再这个绝缘层膜上装上一个铝电极,作为栅极G。
这就构成了一个N沟道(NPN型)增强型MOS管。
显然它的栅极和其它电极间是绝缘的。
图1-1所示 A 、B分别是它的结构图和代表符号。
同样用上述相同的方法在一块掺杂浓度较低的N型半导体硅衬底上,用半导体光刻、扩散工艺制作两个高掺杂浓度的P+区,及上述相同的栅极制作过程,就制成为一个P沟道(PNP型)增强型MOS管。
图1-2所示A 、B分别是P沟道MOS管道结构图和代表符号。
mosfet的数据手册
mosfet的数据手册MOSFET(金属氧化物半导体场效应晶体管)是一种常用的场效应晶体管。
它的特点是具有很高的输入电阻、低功耗和高频响应,因此在电子领域得到广泛应用。
MOSFET的数据手册是一本详细介绍MOSFET 特性和参数的参考书,它对于工程师、设计师和研究人员非常重要。
下面将详细介绍MOSFET数据手册的内容。
首先,MOSFET数据手册的第一部分通常是关于MOSFET的基本原理和结构的介绍。
它会解释MOSFET的工作原理、内部结构和制造工艺,为读者提供一个了解MOSFET的基础知识。
接下来,数据手册会介绍MOSFET的主要特性和参数。
这些特性和参数包括:最大漏极电压(Vds)、最大门源电压(Vgs)、漏源电流(Ids)、漏源电艺(Rds(on))、输入电阻(Rin)等。
这些参数对于评估MOSFET的性能和适用范围非常重要。
然后,数据手册会提供MOSFET的频率特性。
这些特性包括:截止频率(ft)、噪声系数(NF)、功率增益(APG)等。
这些数据可帮助读者评估MOSFET在高频应用中的性能。
此外,MOSFET数据手册还会详细介绍MOSFET的温度特性。
它会提供温度对MOSFET性能的影响,例如温度系数和热阻。
这些数据对于在不同温度条件下使用MOSFET的工程师非常重要。
数据手册还会包括MOSFET的封装信息。
这些信息描述了MOSFET的外部尺寸、引脚定义和标准引脚布局。
封装信息对于设计和安装MOSFET的电路板非常关键。
最后,数据手册通常会提供各种应用电路的设计示例和推荐。
这些设计示例可以帮助工程师更好地理解和应用MOSFET,同时提供一些优化设计的参考。
综上所述,MOSFET数据手册是理解和应用MOSFET的重要参考资料。
通过阅读数据手册,读者可以了解MOSFET的基本原理、特性和参数,同时掌握如何选择和使用MOSFET。
对于工程师、设计师和研究人员来说,数据手册是一本必备的工具书,可以帮助他们在实际应用中取得更好的成果。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Power To Future 苏州硅能半导体科技股份有限公司SuZhou Silikron Semiconductor CorporationMOSFET Datasheet Parameter&Curve PresentationPDD30th Mar 2010outline•Power electronic systems•Power devices and application requirements•Power device technologies in Si (>99 % of market)-Power diodes These materials constitute confidential information of SILIKRON. These matrials may not be copied or -Thyristor -Bipolar Junction Transistors -Power MOSFET -Insulated Gate Bipolar Transistors (IGBT)Energy efficient power electronic systems•Electric power regulated using power electronics•Significant power losses in semiconductor devices•Device power losses should be minimized •Power devices and application requirements-to improve efficiency and save energy -to reduce system size (market driver)These materials constitute confidential information of SILIKRON. These matrials may not be copied or •Power device development: minimize power losses –whilefulfilling other requirementsPower electronic systemsThese materials constitute confidential information of SILIKRON. These matrials may not be copied or•Semiconductor devices key elements in power electronics •Global device market: 12B USD, growth rate ~ 11%Power semiconductor devices Power devices are switching transistors and diodesOne device per chip or one device per waferThese materials constitute confidential information of SILIKRON. These matrials may not be copied or •Power integrated circuits (Smart Power) also available•Power devices available for ~ 1 A –5,000 A and 30 V -10,000Device type:Planar MOSFETTrench MOSFETSuper Junction MOSFETIGBT: Isolation Gate Bipolar TransistorPower device structureTechnology trends: Rdson perspectiveThese materials constitute confidential information of SILIKRON. These matrials may not be copied orSuper JunctionTechnology trends: switching lossThese materials constitute confidential information of SILIKRON. These matrials may not be copied orVertical DMOS-device feature:Planar DMOS structure introduce:These materials constitute confidential information of SILIKRON. These matrials may not be copied or Check item afterassemblyWafer level check itemVertical DMOS-device feature-RdsonRdson: Rdson= R ch+RA+ Rsource+ RJ+ RD+ Rsub +RwcmlRsource = Source diffusion resistanceRch = Channel resistanceRA = Accumulation resistanceRJ = "JFET" component-resistance of the region between the two body regions RD = Drift region resistanceRsub = Substrate resistanceThese materials constitute confidential information of SILIKRON. These matrials may not be copied orProcess descriptionField oxide Active etch GR implantGR DRV JFET implantGate oxide Poly + Dope Poly etchPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.11Process descriptionBody implantBody DRV N+ Photo N+ implant N+ anneal LPTEOS Spacer etch P+ implantPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.12Process descriptionBPGS-CVD BPSG flow Contact Contact flow Metal sputter Metal Alloy Back grind Back Si etch Back metalPower To FutureTi+Ni+Ag13These materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.Absolute Maximum RatingsPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or SILIKRON Confidential distributed without written permission from SILIKRON.14Electrical Characteristics-1Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.15Electrical Characteristics-2Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.16Rdson vs. Vdss and Vdss vs. TC1. Vdss对温度具有正的温度系数,应用时应考虑最低的应用环境温度 2. 为减少器件的损耗,需要选择合适的Vdoss(保证雪崩耐量的电压即可) 其数值高时,Rdon也大,增加器件的损耗Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.17Vdss vs. Vgs此特性曲线反映的是在规定的工作 电流Id下,外加多少伏的栅极电压,可以 达到饱和的电压Vds(on)区(通态电阻区) *Vgs具有负温度系数,一般为-5mV/CPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.18Rdson vs. Tc1. Rdson具有正温度系数,即随温度升高, Rdson变大 2. Rdson随所加的栅极驱动电压Vgs升高, 而减小3. α=Rison(150C)/Rison(25C),对100V以下的产品, α一般为1.7-2Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.19Input curveVgs具有负温度系数,即随温度 升高而减小Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.20Qg1. Qg为Vgs=XV电压下的栅极电荷总量 2. Qg与测试条件相关,不同的Vds得到不同的Qg 3. 高频特性时(f≥100KHZ)时,Qg是重要的考虑项These materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.21Power To FutureInternal Diode Between Drain and Source1. 此寄生二极管的额定电流值Idr与正 向 漏极电流额定值Id相同 2. 当栅极电压Vgs=0或负值时,与二极管 的特性相同; 当栅极电压Vgs为正值时,可以得 到更小的Vsd电压,此时Vsd=Idr*RdsPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.22SOA1. ①区受最大电流Id、Id(Pulse) 限制区域 2. ②区是受导通电阻最大(Rdson) 理论限制区,即 Id=Vds/Rdson 3. ③区受沟道损耗限制区域4. ④在连续运行或脉宽较长时,类 似晶体管二次击穿区 5. 域 ⑤区是受最大耐压Vds限制区Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.23Rjc此特性曲线是为计算器件在运行状态时的沟道温度Tch,横轴表示 脉宽PW时间,1shot single pulse(单脉冲)和反复运行的时间These materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.24Power To FutureEASPower To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.25ESDESD保护二 极管Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.26Power To FutureThanks!Power To FutureThese materials constitute confidential information of SILIKRON. These matrials may not be copied or distributed without written permission from SILIKRON.27。