电子科技大学计算机组成原理复习汇总
《计算机组成原理》复习简答题总结
简要说明存储器层次结构、采用层次结构的目的， 说明每一层次的存储器所用的存储介质的特性。 计算机存储系统中，一般分为高速缓冲存储器、 主存储器和辅助存储器三个层次。 采用层次模型的目标是为了解决对存储器要求 容量大，速度快，成本低三者之间的矛盾，即在合 理的成本范围内，通过对各级存储器的容量配置， 达到可接受的性能。 高速缓冲存储器：即cache，它一般用的是SRAM， 其特点是速度快、价格高。 主存储器：一般是DRAM，其速度相对快，价格 居中。 辅助存储器：一般是硬盘，可以断电后保存数 据，容量大，但速度慢。
比较SRAM和DRAM的主要特性，用其组成系统时，从设计和使用角度看两 者有何区别。 (1)SRAM和DRAM的主要性能 区别 SRAM DRAM
特性
存储信息 破坏性读出 需要刷新 送行列地址 运行速度 集成度
静态存储器
触发器 非 不要 同时送 快 低
ቤተ መጻሕፍቲ ባይዱ
动态存储器
电容 是 需要 分两次送 慢 高
发热量
冯· 诺依曼型计算机设计思想、主要特点。
计算机由运算器、控制器、存储器、输入和输出设备五 部分组成。
数据以二进制码表示。
采用存储程序的方式，程序和数据放在同一个存储器中 并按地址顺序执行。 机器以运算器为中心，输入输出设备与存储器间的数据 传送都通过运算器。
已知X和Y，用变形补码计算X+Y，同时指出运算结 果是否溢出。 (1) X = -10110 Y = -00001 (2) X = 11011 Y = 10101 解：(1) [ｘ]补＝1101010, [ｙ]补＝1111111 [ｘ]补 1101010 ＋ [ｙ]补 1111111 1101001 两个符号位出现“11”,表示无溢出 [X+Y]补 = 101001, X+Y = -10111
(完整版)计算机组成原理重点整理
一.冯·诺依曼计算机的特点1945年，数学家冯诺依曼研究EDVAC机时提出了“存储程序”的概念1.计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成2.指令和数据以同等地位存放于存储器内，并可按地址寻访。
3.指令和数据均用二进制数表示。
4.指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
5.指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
6.机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
二.计算机硬件框图1.冯诺依曼计算机是以运算器为中心的2.现代计算机转化为以存储器为中心各部件功能：1.运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。
2.存储器用来存放数据和程序。
3.控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果4.输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式（鼠标键盘）。
5.输出设备可将机器运算结果转换为人们熟悉的信息形式（打印机显示屏）。
计算机五大子系统在控制器的统一指挥下，有条不紊地自动工作。
由于运算器和控制器在逻辑关系和电路结构上联系十分紧密，尤其在大规模集成电路制作工艺出现后，两大不见往往集成在同一芯片上，合起来统称为中央处理器（CPU）。
把输入设备与输出设备简称为I/O设备。
现代计算机可认为由三大部分组成：CPU、I/O设备及主存储器。
CPU与主存储器合起来又可称为主机，I/O设备又可称为外部设备。
主存储器是存储器子系统中的一类，用来存放程序和数据，可以直接与CPU交换信息。
另一类称为辅助存储器，简称辅存，又称外村。
算术逻辑单元简称算逻部件，用来完成算术逻辑运算。
控制单元用来解实存储器中的指令，并发出各种操作命令来执行指令。
ALU和CU是CPU的核心部件。
I/O设备也受CU控制，用来完成相应的输入输出操作。
计算机组成原理(考研期末)知识点总结
计算机组成原理（考研期末）知识点总结(一)存储系统1.存储器的基本概念●分类●作用（层次）：CACHE 主存辅存●存储介质：磁半导体光●存取方式●随机存取：RAM ROM●串行访问●顺序存取：磁带●直接存取：磁盘●信息可保存性－－易失性破坏性读出非●性能指标●存储容量字●单位成本每位成本●存储速度（数据传输率主存带宽）●层次化结构●Cache－主存层次：硬件实现，解决速度不匹配问题●主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统2.半导体存储器●存储器芯片的基本结构●译码驱动电路(译码器：扩充容量)●存储矩阵●读写电路●地址线，数据线，片选线，读写控制线●半导体存储器RAM（易失性存储器）●SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存●DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAM●DRAM的刷新：集中刷新，分散刷新，●异步刷新●不需要CPU控制●行为单位，仅需要行地址●存储器中所有芯片同时刷新●RAM的读写周期●ROM（非易失性存储器）●特点：结构简单，位密度比RAM高，非易失性，可靠性高●类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD3.存储器与CPU的协同工作（提高存储系统的工作速度）●主存与CPU的连接●字扩展●位扩展●线选法●译码片选法●译码器的使用●分析地址空间●字位同时扩展●选择存储器芯片●与CPU进行连接●双口RAM和多模块存储器●多模块存储器●单体多字●多体并行●低位交叉编址●高位交叉编址●双端口RAM●高速缓冲存储器●CACHE局部性原理和性能分析●局部性原理●空间局部性●时间局部性●性能分析●命中率和失效率●CACHE----主存体系的平均访问时间●CACHE工作原理●地址映射方式●全相联●直接相联●组相联●替换算法●RAND随机●FIFO先入先出●LRU最近最少使用●LFU最不经常使用●写策略●命中●全写法●写回法●不命中●写分配法●非写分配法●虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）●基本概念：虚地址（逻辑地址）映射到实地址（物理地址）●解决问题：进程并发问题和内存不够用问题●类型●页式●段式●段页式●虚实地址转换（提高速度）●快表TLB●慢表Page(二)指令系统1.指令格式●操作码和地址码组成一条指令●操作码●定长操作码和扩展操作码●操作码类型2.指令寻址方式●指令寻址（通过PC）●顺序寻址●跳跃寻址●数据寻址●隐含寻址●立即寻址：给寄存器赋初值●直接寻址●间接寻址：扩大寻址范围，便于编制程序●寄存器寻址：指令执行速度更快●寄存器间接寻址●偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址●堆栈寻址3.CISC和RISC●CISC复杂指令系统计算机（用微程序控制器）●更多更复杂，一般为微程序控制，用于计算机系统●RISC精简指令系统计算机（用硬布线控制器）●指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机(三)中央处理器1.CPU的功能和基本结构●CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理●运算器●功能：对数据进行加工●基本结构：●算术逻辑单元ALU●暂存寄存器●通用寄存器组●累加寄存器ACC●程序状态字寄存器PSW●移位器，计数器●控制器●功能：取指令，分析指令，执行指令●控制器的基本结构●程序计数器PC●指令寄存器IR●指令译码器，时序系统，微操作信号发生器●存储器地址寄存器MAR●存储器数据寄存器MDR●数据通路的基本结构●专用通路●内部总线2.指令执行过程●指令周期●构成：机器周期、CPU周期——CPU时钟周期、节拍●类型：取指周期，间址周期，执行周期，中短周期●标志触发器FE,IND,EX,INT：区别工作周期●数据流●取指周期：根据PC取出指令代码存放在IR●间址周期：根据IR中指令地址码取出操作数的有效地址●执行周期：根据指令字的操作码和操作数进行相应操作●中断周期：保存断点，送中断向量，处理中断请求●执行方案●单指令周期：串行，指令相同执行时间●多指令周期：串行，指令不同执行时间●流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理3.数据通路的功能和基本结构（连接路径）●CPU内部总线●单总线●多总线●专用数据通路：多路选择器和三态门●了解各阶段微操作序列和控制信号4.控制器的功能和工作原理●控制器的结构和功能●计算机硬件系统连接关系●控制器的功能：取指令，分析指令，执行指令●控制器的输入和输出●硬布线控制器●硬布线控制单元图：组合逻辑电路+触发器●设计步骤（了解）●分析每个阶段的微操作序列●选择CPU的控制方式●安排微操作序列●电路设计●微程序控制器●基本结构●微地址形成部件●微地址寄存器CMAR●控制存储器CM●微指令寄存器CMDR●微指令的格式●水平型：并行操作●字段直接编码方式●直接编码方式●字段间接编码方式●垂直型：类似机器指令●微指令的地址形成方式●下地址字段指出：断定方式●根据机器指令的操作码形成●基本概念●微命令和微操作●微指令和微周期●主存储器和控制存储器●程序和微程序●寄存器：MAR和CMAR，IR和CMDR●硬布线和微程序的比较（微操作控制信号的实现形式）5.指令流水线●指令流水线的概念●指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行●表示方法●指令流程图：分析影响流水线的因素●时空图：分析性能●性能指标●吞吐率TP●加速比S●效率E●影响流水线的因素●结构相关（资源冲突）●数据相关（数据冲突）●控制相关（控制冲突）●流水线的分类●按使用级别：部件功能级，处理机级，处理机间●按完成功能：单功能，多功能●按连接方式：动态，静态●按有无反馈信号：线性，非线性●多发技术●超标量流水线技术●超流水线技术●超长指令字技术(四)总线1.总线概念和分类●定义：一组能为多个部件分时共享的公共信息传送线路●分类●按数据传输格式●串行，并行●按功能●片内总线●系统总线●数据总线，地址总线，控制总线●通信总线●按时序控制方式●同步，异步●总线结构●单总线结构——系统总线●双总线结构（通道）●主存总线●IO总线●三总线结构●主存总线●IO总线●DMA总线2.总线的性能指标●总线传输周期（总线周期）●总线带宽●总线宽度（位宽）●总线复用：一种信号线传输不同信息3.总线仲裁●集中仲裁方式●链式查询方式●计数器定时查询方式●独立请求方式●分布仲裁方式4.总线操作和定时●总线传输的四个阶段●申请分配阶段●传输请求●总线仲裁●寻址阶段●传输阶段●结束阶段●定时●同步定时方式（同步通信）●异步定时方式（异步通信）●不互锁●半互锁●全互锁●半同步通信●分离式通信5.总线标准(五)IO系统1.IO系统基本概念●演变过程●早期：分散连接，CUP与IO串行，程序查询方式●接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式●具有IO通信结构的阶段●具有IO处理机的阶段●IO系统的基本组成●IO软件——IO指令和通道指令●IO硬件——外设，设备控制器和接口，IO总线等●IO方式简介●程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）●程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）●DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）●通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）2.外部设备●输入设备——键盘，鼠标●输出设备●显示器●分类●阴极射线管（CRT）●液晶（LCD）●发光二极管（LED）●参数●屏幕大小，分辨率，灰度级，刷新频率●显示存储器（VRAM）●容量=分辨率*灰度级位数●带宽=容量*帧频●打印机●外存储器●磁盘存储器●组成●存储区域：磁头，柱面，扇区●硬盘存储器：磁盘驱动器，磁盘控制器，盘片●工作过程：寻址，读盘，写盘对应的控制字，串行读写●性能指标●容量●记录密度●平均存取时间●数据传输率●磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性●光盘存储器●固态硬盘SSD——采用FLASH Memory记录数据3.IO接口●主要功能●设备选址功能：地址译码和设备选择●传送命令●传送数据：实现数据缓冲和格式转换●反应IO设备的工作状态●基本结构●设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路●内部接口和外部接口●编址●统一编址——与存储器共用地址，用访存命令访问IO设备●独立编址：单独使用一套地址，有专门的IO指令●分类●数据传送方式：并行接口，串行接口●主机访问IO设备的控制方式●程序查询接口●中断接口●DMA接口●功能选择的灵活性●可编程接口●不可编程接口4.IO方式●程序查询方式：CPU与IO串行工作，鼠标，键盘●程序中断方式●中断系统●中断的基本概念●工作流程●中断请求●分类●中断请求标记触发器INTR●中断响应●中断响应的条件●中断判优●软件：查询程序●硬件：排队器●优先级的设置●中断处理●中断隐指令●关中断●保存断点PC●引出中断服务程序●中断服务程序●单重中断与多重中断●中断服务程序的具体步骤●中断屏蔽技术●屏蔽字●程序执行轨迹●程序中断方式●工作流程●CPU占用情况●中断响应（隐指令）●中断服务程序●DMA方式●DMA控制器●组成●主存地址计数器：存放要交换数据的主存地址●传送长度计数器：记录传送数据的长度●数据缓冲寄存器：暂存每次传送的数据●DMA请求触发器：设备准备好数据后将其置位●控制/状态逻辑：由控制和时序电路及状态标志组成●中断机构：数据传送完毕后触发中断机构，提出中断请求●主要功能●传送前：接受外设的DMA请求，向CPU发出总线请求，接管总线控制权●传送时：管理总线，控制数据传送，确定主存单元地址及长度，能自动修改对应参数●传送后: 向CPU报告DMA操作的结束●传送过程●预处理：CPU完成寄存器初值设置等准备工作●数据传送：CPU继续执行主程序，DMA控制器完成数据传送●后处理：CPU执行中断服务程序做DMA结束处理。
电子科技大学计组期末总复习资料
2、思路 （1）了解指令功能，具体完成什么操作 MOV：源数 目的地 ADD：结果 目的地 JMP：转移地址 PC RST：返回地址 PC JSR：子程序入口 PC，并保存返回地址 （2）分清源和目的，确定所采用的寻址方式 源在后，目的在前。 （3）按周期拟定分步流程 模型机允许：每一步完成 一次从Ｍ读出，并经数据通路传送的操作；或 一次经数据通路传送的操作；或 一次向Ｍ写入的操作。
短实数e为1~254（8位），=真值+127；M为23位，1.隐藏。
1.3 CPU逻辑组成（模型机）
1、CPU数据通路框图（寄存器级） 2、结构特点
（1）寄存器 独立结构 可编程：R0～R3、PC、SP、PSW 非编程：C、D、IR、MAR、MDR
（2）ALU部件 作为CPU内部数据传送通路的中心。 输入选择器：选择操作数来源 ALU：运算处理 输出移位器：选择输出方式
4、常用运算方法规则
原码、补码一位乘法，原码、补码不恢复余数 除法，浮点运算法
5、存储器
（1）基本概念 （2）半导体存储器的逻辑设计 芯片地址分配、片选逻辑、框图
6、总线
（1）基本概念 （2）系统总线：信号组成，时序控制方式
7、接口
（1）I/O传送的控制机制 中断：基本概念、中断控制器与接口、中断过程 DMA：基本概念、DMA控制器与接口、 DMA过程 （2）接口设计 接口组成、拟定命令字和状态字格式、扩展中断源
（3）內总线 单向数据总线（ALU总线），实现数据分配。 （4）与系统总线的连接 由MAR、MDR实现连接。
1.4 CPU工作机制 1.4.1指令流程（寄存器传送级）
用寄存器传送语言描述指令从读取到执行的整个 流程。 拟定流程的关键：清楚了解数据通路结构 熟练掌握基本寻址方式 1、基本寻址方式（模型机） 寄存器寻址 ：R 寄存器间址 ：（R） 自减型寄存器间址 ：–(R)、–(SP) (用于入栈操作) 自增型寄存器间址 ：(R)+、(SP)+ (用于出栈操作) 立即寻址 ：(PC)+ 变址：Ｘ(R) 相对寻址 ：Ｘ(PC)
计算机组成原理背诵知识点
计算机组成原理背诵知识点
计算机组成原理涉及的知识点非常广泛，包括但不限于CPU、
存储器、输入输出设备、总线、指令系统、微程序控制、并行处理、操作系统等。
以下是一些常见的知识点：
1. CPU，中央处理器是计算机的核心部件，负责执行指令、数
据处理和控制计算机的操作。
2. 存储器，包括内存和外存，用于存储数据和程序。
3. 输入输出设备，键盘、鼠标、显示器、打印机等，用于与外
部世界进行交互。
4. 总线，连接各个部件的通信通道，包括数据总线、地址总线
和控制总线。
5. 指令系统，CPU执行的指令集合，包括数据传输、算术运算、逻辑运算等指令。
6. 微程序控制，控制指令执行的微操作序列，实现指令的解码
和执行。
7. 并行处理，利用多个处理器同时处理任务，提高计算机的性能。
8. 操作系统，管理计算机硬件和软件资源，提供用户界面和服务。
以上是计算机组成原理中的一些常见知识点，涉及到硬件和软件方面的内容。
希望这些信息能够帮助您更好地理解计算机组成原理。
《计算机组成原理》总结完整版
《计算机组成原理》总结完整版《计算机组成原理》学科复习总结★第⼀章计算机系统概论本章内容：本章主要讲述计算机系统的组成、计算机系统的分层结构、以及计算机的⼀些主要指标等需要掌握的内容：计算机软硬件的概念，计算机系统的层次结构、体系结构和计算机组成的概念、冯.诺依曼的主要思想及其特点、计算机的主要指标本章主要考点：概念1、当前的CPU由哪⼏部分组成？控制器、运算器、寄存器、cache (⾼速缓冲存储器)2、⼀个完整的计算机系统应包括哪些部分？配套的硬件设备和软件系统3、什么是计算机硬件、计算机软件？各由哪⼏部分组成？它们之间有何联系？计算机硬件是指计算机的实体部分，它由看得见摸得着的各种电⼦元器件，各类光、电、机设备的实物组成。
主要包括运算器(ALU)、控制器(CU)、存储器、输⼊设备和输出设备五⼤组成部分。
软件是计算机程序及其相关⽂档的总称，主要包括系统软件、应⽤软件和⼀些⼯具软件。
软件是对硬件功能的完善与扩充，⼀部分软件⼜是以另⼀部分软件为基础的再扩充。
4、冯·诺依曼计算机的特点●计算机由运算器、存储器、控制器、输⼊设备和输出设备五⼤部件组成●指令和数据以同等地位存于存储器内，可按地址寻访●指令和数据⽤⼆进制表⽰●指令由操作码和地址码组成，操作码⽤来表⽰操作的性质，地址码⽤来表⽰操作数在存储器中的位置●指令在存储器内按顺序存放●机器以运算器为中⼼，输⼊输出设备和存储器间的数据传送通过运算器完成5、计算机硬件的主要技术指标●机器字长：CPU ⼀次能处理数据的位数，通常与CPU 中的寄存器位数有关●存储容量：存储容量= 存储单元个数×存储字长；MAR（存储器地址寄存器）的位数反映存储单元的个数，MDR（存储器数据寄存器）反映存储字长主频吉普森法●运算速度MIPS 每秒执⾏百万条指令CPI 执⾏⼀条指令所需的时钟周期数FLOPS 每秒浮点运算次数◎第⼆章计算机的发展及应⽤本章内容：本章主要讲述计算机系统、微型计算机系统的发展过程以及应⽤。
计算机组成原理期末复习+内容总结
计算机组成原理期末复习+内容总结第一章计算机系统概论1.基本概念硬件是指可以看得见、摸得着的物理设备实体。
一般讲硬件还应包括将各种硬件设备有机组织起来的体系结构。
软件由程序、数据和文档组成。
它使计算机硬件能完成运算和控制功能的有关计算机指令和数据定义的组合，即机器可执行的程序及有关数据。
另外，软件还包括机器不可执行的与软件开发、过程管理、运行、维护、使用和培训等有关的文档资料。
固件是将软件写入只读存储器ROM中，称为固化。
只读存储器及其写入的软件称为固件。
固件是介于硬件和软件之间的一种形态，从物理形态上看是硬件，而从运行机制上看是软件。
计算机系统的层次结构是现代计算机系统由硬件、软件有机结合的十分复杂的整体。
在了解、分析、设计计算机系统时，人们往往采用分层的方法，即将一个复杂的系统划分为若干个层次，即计算机系统的层次结构。
最常见的是从计算机编程语言的角度划分的计算机系统层次结构。
虚拟计算机是指通过配置软件扩充物理机功能以后所形成的一台计算机，而物理机并不具备这种功能。
虚拟机概念是计算机分析设计中的一个重要策略，它将提供给用户的功能抽象出来，使用户摆脱具体物理机细节的束缚。
2.计算机的性能指标计算机的性能指标有以下几个方面：吞吐量表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。
响应时间表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
利用率在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分比表示。
处理机字长常称机器字长，指处理机运算中一次能够完成二进制运算的位数，如32位机、64位机。
总线宽度一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数。
存储器容量是存储器中所有存储单元（通常是字节）的总数目，通常用KB、MB、GB、TB来表示。
存储器带宽是单位时间内从存储器读出的二进制数信息量，一般用B/s（字节/秒）表示。
主频/时钟周期CPU的工作节拍受主时钟控制，按照规定在某个时间段做什么。
计算机组成原理期末复习
《计算机组成原理》1．指令、指令系统、虚拟存储器、Cache的地址映像、微命令、微指令、输入设备、输出设备、中断系统、中断隐指令、光盘、指令周期、机器周期、节拍的定义指令：指令是指计算机执行某些操作的命令。
指令系统：一台计算机所有指令的集合。
虚拟存储器：将主存储器和辅助存储器的地址空间统一编址，在硬件和系统软件的共同管理下，可以把它们看成一个单一的存储器。
cache的地址映像：在cache中，地址映像是指把主存地址空间映像到cache地址空间，也就是把存放在主存中的程序按照某种规则装入cache中，地址映像有3种方法全相联映像，直接映像，组相联映像微命令：在微程序控制的计算机中，将控制部件向执行部件发出的各种控制命令叫做微命令。
微指令：指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。
输入设备：向计算机输入信息的外部设备称为输入设备。
输出设备：接受计算机输出信息的外部设备称为输出设备。
中断系统：是计算机实现中断功能的软、硬件总称。
中断隐指令：CPU响应中断后，经过某些操作，转去执行中断服务程序。
这些操作是由硬件直接实现的。
光盘：用光学方式读写信息的圆盘称为光盘。
指令周期：CPU每取出一条指令并执行这条指令，都要完成一系列的操作，所需要的时间通常叫做一个指令周期。
机器周期：在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一个基本操作。
完成一个基本操作所需要的时间称为机器周期。
节拍：在一个机器周期内，要完成若干个微操作。
这些微操作有的时候可以同时执行，有的需要按先后次序串行执行。
因而应把一个机器周期分为若干个相等的时间段，每一个时间段对应一个电位信号，称为节拍电位信号。
2．冯·诺依曼等人提出的存储程序概念（教材P2，共3点）。
1)计算机应由运算器、存储器、控制器、输入设备、输出设备5大基本不见组成；2)计算机内部采用二进制来表示指令和数据；3)将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，这就是存储器程序的基本含义。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章计算机中的信息表示一.数值型数据的表示方法1. 进位计数制及其相互转换（二---八---+ ---十六进制间的转换）2.IEEE754标准浮点表示格式IEEE754有3种浮点表示格式，分别称为：短浮点数（或称短实数）、长浮点数（或称长实数）、临时浮点数（或称临时实数）。
它们的具体格式如表所示。
例：将（82.25）10 转换成短浮点数格式1）先将（82.25）10 转换成二进制数（82.25）10 =（1010010.01）22）规格化二进制数（1010010.01）21010010.01=1.01001001 X 2 63）计算移码表示的阶码=偏置值+阶码真值：（127+6）10=（133）10 =（1）24）以短浮点数格式存储该数因此：符号位=0 表示该数为正数阶码=10000101 由3）可得尾数=0 由2）可得；尾数为23位，不足在后面添15所以，短浮点数代码为:0 ; 10000101; 0表示为十六进制代码为：42A48000H二.指令信息的表示, ,主存开辟（软堆栈）堆栈fePU 中的寄存器组组成（硬堆栈）寄存器JCPU 中的寄存器i. 操作数的位置< L外设接口中的寄存器存储器C主存（包括cache）\外存厂CPU内的寄存器\ r主存2. CPU能直接访问Y的操作数位置主存Y Cachej I外设接口中的寄存器（统一编址）结论：①CPl^够直接访问的操作数只能存放在主存储器或CPUfi的寄存器中，②由丁主存储器的容量远远大丁CPlft的寄存器的容量，因此CPU^够直接访问的操作数主要存放在主存储器中。
厂显式：直接、间接、变址、基址等3. 指令给出操作数地址方式yJ隐式：隐含约定寄存器号、主存储器单元号简化地址结构的基本途径：尽量使用隐地址。
4. 寻址方式大致可将众多的寻址方式归纳为以下四大类，其它的寻址方式则是它们的变型或组合。
①立即寻址。
在读取指令时也就从指令之中获得了操作数，即操作数包含在指令中。
②直接寻址类。
直接给出主存地址或寄存器编号，从CPU内或主存单元内读取操作数。
③间接寻址类。
先从某寄存器中或主存中读取地址，再按这个地址访问主存以读取操作数。
④变址类。
指令给出的是形式地址(不是最终地址)，经过某种变换(例如相加、相减、高低位地址拼接等)，才获得有效地址，据此访问主存储器以读取操作数。
第三章CPU子系统(复习)一、CPU的逻辑组成及工作机制1. CPU的逻辑组成(模型机框图)(1) CPU的逻辑组成 T模型机框图；(2) CPU内每个寄存器的作用；(3) 总线的分类及定义；(4) 控制器的分类及区别；地址葛tt内就2. CPU的指令流程(1) 指令类型：MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令；(2) 核心是寻址方式：立即寻址、R、(R)、一(R)、(R)+、@(R)+、X(R);3. 操作时间表的安排(微命令的安排)：(1) CPU数据通路操作：按照数据的流向分成四段ALU输入选择t AUL功能选择t移位器功能选择t分配脉冲(打入到寄存器中的脉冲)；(2) 与访问主存有关的微命令；例：M T MDR T CFT: M IR、PC+1T PCET: SR . /DR : Ri OP D T MDR , MDR tM , PC T MAR 或/SR . /DR : COP AMDR , MDR tM , PC TMAR二、基本概念1. 同步控制，异步控制？有何主要特征？应用场合？2. 主/从设备，试举例说明。
3. 组合逻辑控制器、微程序控制器的时序系统是如何划分的？4. 微命令、微操作、微指令、微指令周期、微程序？5. 微程序控制器的基本思想。
6.1位全加器的结构及关系表达式。
7.并行加法器中的串行进位链结构：G = G n + P nG-1并行进位链结构：Ci = G n + P nG-1+…+ P n…P I C0综合应用题（本题共20分）某计算机字长16位，CPU 内部包含如下部件：通用寄存器 R0、R1、R2、R3,累加器AC, 算术逻辑单元ALU 及其数据暂存器 A 和B,程序计数器PC,指令寄存器IR,存储器地址寄 存器MAR 存储器读数据缓冲器MER 存储器写数据缓冲器MDRALU 支持加（A+日、减（A-B ）、 与（AA B ）、或（AV B ） 4种算术逻辑运算，分别由 Add 、Sub And Or 4个控制信号控制。
所有寄存器、数据总线及内总线均为16位。
题七图是该 CPUI 内部数据通路图。
加法运算指令 ADD R1, 1000H （R2）。
其中源操作数 1000H （R2）是变址寻址，目的操作 数R1是寄存器直接寻址，指令编码长度32位，指令编码格式如下：请根据数据通路分析该指令执行过程，把指令执行过程中各时钟周期的微操作及应处于Offset ：位移量 Rs ：源寄存器 Rt ：目的寄存器Opcode ：操作码 Ms :源操作数寻址方式Mt :目的操作数寻址方式第四章存储系统（复习）一、本章的重点：主存的逻辑设计1. 总容量：即字数X位数2. 需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：（1）位扩展（2）字数（编址空间）扩展3. 总线：地址总线AB:高位（或较高位）地址译码产生若干不同片选信号选择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；控制总线中的R/W总线（仅一条）：分别与每一组芯片连接，控制信息的传输方向（CPU M或M CPU数据总线DB分别与系统总线、每一组芯片连接，实现存储器与CPU之间信息的传输；二、基本概念1. 三级存储体系结构：分为“高速缓冲存储器-主存-外存”三个层次，每层作用；2. 存储器分类：磁芯存储器半导体存储器、磁表面存储器、光盘存储器3. 存取方式（1）随机存取存储器（RAM：（2）只读存储器（ROM（3）顺序存取存储器（SAM(4) 直接存取存储器(DAM4. 半导体存储器是构成主存的单元。
ECL "双极型J 特点：存取速度非常快，功耗大，集很低，如cacheTTL半导体S SARM「：特点：速度快，功耗较低，集成度较高存储器分类-MOS型玄DRAM :特点：速度较快，功耗很低，集成度很高(1) 静态存储器：是依靠双稳态触发器的两个稳定状态保存信息。
(2) 动态存储器：是依靠电容上的存储电荷暂存信息。
5. 刷新、重写(再生)6. 「集中刷新刷新周期的方式4分散刷新-异步刷新最大刷新周期2m§刷新周期：2ms/行数第四章存储系统(复习)一、本章的重点：主存的逻辑设计1. 总容量：即字数X位数2. 需要确定可供选用的存储芯片，即什么类型、型号的存储芯片：(1) 位扩展(2) 字数(编址空间)扩展3. 总线：地址总线AB:高位(或较高位)地址译码产生若干不同片选信号选择芯片；低位地址线直接送往各芯片，以选择片内的某个单元；控制总线中的R/W总线(仅一条)：分别与每一组芯片连接，控制信息的传输方向(CPU M或M CPU数据总线DB分别与系统总线、每一组芯片连接，实现存储器与CPU之间信息的传输；二、基本概念1. 三级存储体系结构：分为“高速缓冲存储器-主存-外存”三个层次，每层作用；2. 存储器分类：磁芯存储器半导体存储器、磁表面存储器、光盘存储器3. 存取方式(1) 随机存取存储器(RAM：(2) 只读存储器(ROM(3) 顺序存取存储器(SAM(4) 直接存取存储器(DAM4. 半导体存储器是构成主存的单元。
ECL 厂双极型/ 特点：存取速度非常快，功耗大，集很低，如cacheTTL半导体，SARM「：特点：速度快，功耗较低，集成度较高存储器分类[MOS型YDRAM [ :特点:速度较快,功耗很低,集成度很高(1) 静态存储器：是依靠双稳态触发器的两个稳定状态保存信息。
(2) 动态存储器：是依靠电容上的存储电荷暂存信息。
5. 刷新、重写(再生)6. r集中刷新刷新周期的方式< 分散刷新j异步刷新最大刷新周期2m§刷新周期：2ms/行数第五章输入/输出系统（复习）一、中断控制方式与接口（本章重点）1. 中断控制方式的定义、实质、特点、响应时机；2. 中断向量、中断向量表、向量地址；向量中断方式、非向量中断方式；3. 中断响应：IT周期的流程；4. 中断处理：单级中断、多重中断；5. 中断接口的组成及每部分的功能。
二、基本概念1. 主机与外设的连接方式有哪几种，各有什么特点？2. 总线的定义，总线的分类方式？3. 接口的定义，功能，分类方式？4. 直接程序传送方式的定义，特点？5. DMA方式的定义、实质、特点、响应时机；6. DMA的初始化有那几个阶段？第六章输入/输出设备及接口（复习）6.3显示设备及接口一. VRAM（独立显卡）：显示内容+属性内容1. 字符显不■方式（黑白显不■器）（1）VRAM存放信息：字符的ASCII编码；（2）VRAM的容量（基本显示内容）：行X列，如：分辨率25行X 80列;2. 图形显示方式（彩色显示器）（1）VRAM存放信息：图形的像素；（2）VRAM的容量（基本显示内容）：（点X线）/8 ,如：分辨率1024 线X 768 点；二. 字符点阵图形：字符发生器ROM的容量（1）行容量=1B （5点V行容量＜8点）=2B （9点V行容量＜16点）(2)字符发生器ROM的容量=行容量x行数3. 访问字符发生器ROM中的字符点阵方式高位地址编码访问RO咖的某一个字符点阵，低位地址编码访问该字符点阵的某一行点阵代码。
4. 在屏幕上如何显示一排字符行采用对一排的所有字符的点阵进行逐行依次扫描。
例如，某字符行欲显示的字符是ABC……T,当电子束扫描该字符行第一条光栅时，显示电路根据各字符编码依次从字符发生器取出A、B、C、……、T各个字符的第一行点阵代码，并在字符行第一条扫描线位置上显示出这些字符的第一行点阵；然后再扫描下一条光栅，依次取出该排各个字符的第二行代码，并在屏幕上扫出它们的第二行点阵。
三. 同步控制不论字符显示还是图形显示，都要求行、场扫描和视频信号的发送在时间上要完全同步，即当电子束扫描到某字符或某像点的位置时，相应的视频信号必须同时输出。
为此，在CRT显示器中设置了几个计数器，对显示器的主频脉冲进行分频，产生各种时序信号来控制对VRAM的访问、对CRT的水平扫描和垂直扫描，以及视频信号的产生等。
字符方式和图形方式下对计数器的设置是有区别的。
1.字符显示的同步控制四级：点计数、字符计数、线计数、行计数；(1)点计数：字符区内的横向点数(即每个字符点阵横向点+间隔点）：1;对一个字符的一行点计数。
一次点计数循环访问一次VRAM ROM（2）字符计数：每行显示的字符数个数：1;对一帧的字符列计数；一次字符计数循环发一次水平同步信号；字符计数值提供VRAhMJ地址（低地址）。