8255芯片资料
8255芯片
8255芯片8255芯片是一种广泛应用于微处理器外围设备的集成电路，它具有8位数据总线和3个可编程I/O端口。
在本文中，我将对8255芯片进行详细介绍，并讨论它的主要特点和应用。
8255芯片由三个可编程I/O端口组成，分别是端口A（PA），端口B（PB）和端口C（PC）。
每个端口都有8个引脚，分别对应8位数据总线。
通过对这些端口的编程，可以实现对外部设备的数据输入和输出。
8255芯片的主要特点之一是它的多功能性。
每个端口都可以通过编程配置为输入或输出端口。
此外，每个端口都可以以单个位的方式进行控制。
这使得8255芯片非常适用于各种不同的应用场景。
8255芯片还具有可扩展性。
它可以通过对控制寄存器的编程来选择端口的工作模式和功能。
例如，可以将端口A和端口B配置为并行输入或并行输出模式，而端口C可以用于扩展输入/输出端口。
8255芯片还具有双向数据传输功能。
在并行输出模式下，可以从硬件连线读取数据。
而在并行输入模式下，则可以向外部设备输出数据。
除了以上功能之外，8255芯片还具有高速数据传输和低功耗的特点。
它可以在高达10 MHz的时钟频率下工作，并且可以通过与微处理器的连接来实现高速数据传输。
同时，它的封装形式也相对较小，可以在印刷电路板上紧凑地放置。
8255芯片在各种应用中被广泛使用。
它可以用于控制外部设备，如LED显示屏、驱动器、传感器、键盘等。
它还可以用于数据采集和通信系统，如数据采集卡、仪器仪表等。
总结起来，8255芯片是一种功能强大、多功能且易于使用的集成电路。
它具有高速数据传输和低功耗的特点，并且可以通过编程来实现各种不同的工作模式和功能。
因此，8255芯片在各种应用中被广泛应用，是微处理器外围设备控制的重要组成部分。
8255芯片知识点总结
8255芯片知识点总结一、8255芯片的功能8255芯片的主要功能是实现微处理器与外部设备之间的数据传输和交互。
它提供了24个I/O引脚，可配置为三个8位的并行输入/输出端口。
除了I/O功能之外，8255芯片还具有自动手摇功能，可通过设置控制字来进行不同模式的操作，包括模式0（基本I/O）、模式1（手摇方式）、模式2（双向通讯）和模式3（快速反射）。
在基本I/O模式下，8255芯片的三个端口A、B、C分别作为输出、输入、控制端口。
通过设置控制字可以配置每个端口的工作方式，包括输入、输出和双向通讯。
而在手摇方式下，8255芯片可以通过设置手摇信号来进行数据传输，可以实现16位数据的传输操作。
在双向通讯模式下，8255芯片可以通过读写控制字来实现双向数据传输。
而在快速反射模式下，8255芯片可以实现数据的快速输入和输出，适用于数据采集和高速数据传输等场景。
除了上述功能，8255芯片还可以实现对外设设备的中断请求响应、电源管理和自检功能等。
因此，8255芯片在微处理器系统中扮演着非常重要的角色，可以实现微处理器与外部设备的高效通讯和控制。
二、8255芯片的特点8255芯片具有以下几个显著的特点：1. 多功能性：8255芯片提供了多种工作模式和配置方式，可以适用于不同的应用场景。
用户可以通过编程来设置控制字，实现8255芯片的不同功能。
2. 高性能：8255芯片具有高速的数据传输和处理能力，可以满足对数据传输速度要求较高的应用。
3. 可编程性：8255芯片的功能和工作方式可以通过编程进行配置，可以根据具体的应用需求来设置控制字，实现不同的功能和模式。
4. 可靠性：8255芯片具有良好的稳定性和可靠性，可以在恶劣的环境条件下正常工作。
5. 兼容性：8255芯片广泛应用于各种微处理器系统中，与不同的微处理器兼容性强，可广泛应用于各种系统。
6. 低功耗：8255芯片采用低功耗设计，具有较低的能耗，适用于对电源管理要求较高的应用。
微机原理8255的应用
微机原理8255的应用1. 简介本文档将介绍微机原理中的8255芯片的应用及其相关知识。
8255是一款常用的并行输入输出（PIO）芯片，广泛应用于微机原理的实验和应用中。
本文将从以下几个方面进行介绍：1.8255芯片的功能及特点2.8255芯片的引脚功能3.8255芯片的工作原理4.8255芯片的应用案例2. 8255芯片的功能及特点8255芯片是一种通用的并行输入输出接口芯片，可以提供多种不同的I/O操作模式。
其主要功能如下：•提供三个8位的I/O端口A、B和C，可以通过编程定义其为输入或输出端口。
•支持模式0、模式1和模式2三种工作模式，可以通过编程控制选择不同的模式。
•可以通过编程设置端口的工作模式和数据传输方式。
•可以通过编程控制和操作I/O端口的数据。
8255芯片的主要特点如下：•低功耗设计，适合在嵌入式系统中使用。
•高可靠性和稳定性，能够在不同环境下正常工作。
•兼容性强，可以与多种微处理器和控制器连接使用。
3. 8255芯片的引脚功能8255芯片共有40个引脚，每个引脚的功能如下：•一号引脚（VCC）：芯片的供电电源。
•二号引脚（GND）：芯片的接地引脚。
•三号引脚（A0）至四号引脚（A1）：用于编程选择工作模式。
•五号引脚（CS）：芯片的片选引脚，通过将其接地来选择芯片。
•六号引脚（RD）：读取端口数据的引脚。
•七号引脚（WR）：写入端口数据的引脚。
•八号引脚（RESET）：芯片的复位引脚。
•九号引脚至十六号引脚（PA0至PA7）：端口A的数据线。
•十七号引脚至二十四引脚（PB0至PB7）：端口B的数据线。
•二十五号引脚至三十二号引脚（PC0至PC7）：端口C的数据线。
4. 8255芯片的工作原理8255芯片是通过控制寄存器对其进行编程来实现不同功能的。
通过编程控制控制寄存器的值，可以选择端口的工作模式、数据传输方式等。
8255芯片的工作原理如下：1.初始化8255芯片，设置控制寄存器的值。
8253--8255芯片
8253芯片基本概述8253内部有三个计数器，分别成为计数器0、计数器1和计数器2，他们的机构完全相同。
每个计数器的输入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。
每个计数器通过三个引脚和外部联系，一个为时钟输入端CLK，一个为门控信号输入端GATE，另一个为输出端OUT。
每个计数器内部有一个8位的控制寄存器，还有一个16位的计数初值寄存器CR、一个计数执行部件CE和一个输出锁存器OL。
执行部件实际上是一个16位的减法计数器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通过程序设置的。
输出锁存器的值是通过程序设置的。
输出锁存器OL用来锁存计数执行部件CE的内容，从而使CPU 可以对此进行读操作。
顺便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器来用。
工作原理8253具有3个独立的计数通道，采用减1计数方式。
在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。
当计数脉冲是已知周期的时钟信号时，计数就成为定时。
一、8253内部结构8253芯片有24条引脚，封装在双列直插式陶瓷管壳内。
1.数据总线缓冲器数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。
这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。
2.读／写控制读／写控制分别连接系统的IOR#和IOW#，由CPU控制着访问8253的内部通道。
接收CPU送入的读／写控制信号，并完成对芯片内部各功能部件的控制功能，因此，它实际上是8253芯片内部的控制器。
A1A0：端口选择信号，由CPU输入。
8253内部有3个独立的通道和一个控制字寄存器，它们构成8253芯片的4个端口，CPU可对3个通道进行读／写操作3对控制字寄存器进行写操作。
这4个端口地址由最低2位地址码A1A0来选择。
如表9.3.1所示。
3.通道选择(1) CS#——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。
8-5并行接口芯片8255A
并行接口芯片8255A8255A的基本特性⏹具有三个8位的双向数据端口(A口、B口、C口) ；⏹具有3种工作方式，可通过编程选择☐A口—方式0、1、2；B口—方式0、1；C口—方式0⏹支持无条件、程序查询、中断等数据传送方式；⏹数据端口C口的使用较为特殊：☐既可作为一个8位端口，也可作为两个4位端口来使用；☐即可作为数据端口，也可用作联络信号配合A、B口工作；☐既可传送并行数据，也可单独按位控制，有专门的控制字8255A PA7~PA 0 PB7~PB0 PC7~PC0D7~D0A1A0RDWRCSRESETV CCGND8255A的引脚8255A的引脚⏹面向CPU的引脚☐RESET、CS、RD、WR、A1、A0、D7～D0 ；◆按下RESET后的复位状态为：片内所有寄存器清零，三个数据端口设为为输入状态；⏹面向外设的引脚☐PA0～PA7、PB0～PB7、PC0～PC7；8255APA7~PA0PB7~PB0PC7~PC0 D7~D0A1A0RDWRCSRESETV CCGND8255A 的内部结构A 组控制数据总线缓冲器读/写控制逻辑B 组控制D 0~D 7CS WR A 1A 0RESETRD A 组A 口（8位）A 组C 口高位（4位）B 组C 口低位（4位）B 组B 口（8位）PA 0~PA 7PC 4~PC 7PC 0~PC 3PB 0~PB 78255A的内部结构8255芯片内部主要由控制寄存器、状态寄存器和数据寄存器组成。
☐数据总线缓冲器：这是一个三态双向8位缓冲器，它是8255A与CPU系统数据总线的接口。
☐读/写控制逻辑：读/写控制逻辑由读信号RD、写信号WR、片选信号CS以及端口选择信号A1A0等组成。
数据总线缓冲器读/写控制逻辑D0~D7CSWRA1A0RESETRD8255A的内部结构CS RD WR A1A0执行的操作类型1X X XX无操作00100读A端口01000写A端口00101读B端口01001写B端口00110读C端口01010写C端口00111无效01011写命令字8255A的内部结构⏹A组控制电路和B组控制电路☐A组——A口和C口的高4位(PC4～PC7)☐B组——B口和C口的低4位(PC0～PC3)⏹控制电路的作用：☐A、B组控制电路接收来自读/写部件的命令和CPU写入命令端口的控制字，用于控制对应端口的工作方式和读/写操作方式。
微机第7章 8255芯片
信号等； C口未被用作联络信号的其它位可工作在方式 0。
第7章典型可编程接口芯片及应用
2.
端口C按位置/复位控制字
D7 0 标识 X X 未用 X B2
D0 B1 B0 1/0 D0=1 置1 D0=0 复位 0 1 2 0 1 0 0 0 1 0 0 0 3 4 5 6 7 1
说明： （1）写入8255的控制口。 （2）该控制字仅对8255的端
A组 控制 D7～D0 RD WR A0 A1 CS RESET 缓冲 读写 控制 逻辑 B组 控制
端口A 端口C (上部) 端口C (下部) 端口B
PA7 ～ PA0 PC7 ～ PC4 PC3 ～ PC0 PB7 ～ PB0
二、8255 PIN功能
40个引脚双列直插的NMOS器件
1.
与外设连接引脚
（2）对C口，其高低4位两部分可相同（同为输入或输出）也可不同。
但对端口8位的读写是在一条指令中作为整体来操作，可采用以下措施： CPU 高4 低4 IN 入 出 必须屏蔽低四位 IN 出 入 必须屏蔽高四位 IN 入 入 读入的8位均有用 OUT 入 出 输出数据只设在低4位 OUT 出 入 输出数据只设在高4位 OUT 出 出 输出8位数据
第7章典型可编程接口芯片及应用
一、8255的内部结构
1.
端口
A组 控制 缓冲 读写 控制 逻辑 B组 控制
端口A 端口C (上部) 端口C (下部) 端口B
PA7 ～ PA0 PC7 ～ PC4 PC3 ～ PC0 PB7 ～ PB0
（1）端口A(PA7~PA0)：
D7～D0 由一个8位数据输入锁存器和一 RD 个8位数据输出锁存器及缓冲器组成， WR A0 可工作于双向方式。 A1 CS （2）端口B (PB7~PB0) ： RESET
8255芯片百度百科
8255芯片8255是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。
具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。
其各口功能可由软件选择，使用灵活，通用性强。
8255可作为单片机与多种外设连接时的中间接口电路。
8255作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控制线接口。
同时必须具有与外设连接的接口A、B、C口。
由于8255可编程,所以必须具有逻辑控制部分，因而8255内部结构分为3个部分：与CPU连接部分、与外设连接部分、控制部分。
8255管脚编辑本段特性(1)一个并行输入/输出的LSI芯片,多功能的I/O器件,可作为CPU总线与外围的接口.(2)具有24个可编程设置的I/O口,即3组8位的I/O口为PA口,PB口和PC口.它们又可分为两组12位的I/O口,A组包括A口及C口(高4位,PC4~PC7),B组包括B口及C口(低4位,PC0~PC3).A组可设置为基本的I/O口,闪控(STROBE)的I/O闪控式,双向I/O3种模式;B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决定.编辑本段引脚功能RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输.RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。
D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
8255芯片引脚及其功能
8255芯片引脚及其功能
8255是一个40引脚的双列直插式芯片，图8-8为8255与80C51的连接图。
由于80C51与8255的连接就是3总线的连接。
8255的数据总线DB有8根：D0~D7。
因为80C51是用其P0口作为数据总线口，所以80C51与8255数据线连接为：80C51 的P0.0~P0.7与8255的D0~D7连接。
8255地址线AB有2根：A0~A1。
A0、A1通过74LS373锁存器与80C51的P0.0、P0.1连接。
A1A0取00~11值，可选择A、B、C口与控制寄存器，选择方法如下：
①片选信号<?XML:NAMESPACE PREFIX = V /> <?XML:NAMESPACE PREFIX = O /> ：由P2.5~P2.7经138译码器产生。
若要选中8255，则必须有效，此时2.5P2.6P2.7=111。
由此可推知各口地址如下：
A口：111 x~x 00 = E000H （当x~x=0~0时）
B口：111 x~x 01 = E001H （当x~x=0~0时）
C口：111 x~x 10 = E002H （当x~x=0~0时）
控制口：111 x~x 11 = E003H （当x~x=0~0时）
其中x~x表示取值可任意，所以各口地址不是唯一。
②读信号：8255的读信号与80C51的相连。
③写信号：8255的写信号与80C51的相连。
④复位信号RST：8255的复位信号RST与80C51的RST 相连。
8255中的方式控制字和位控制字
主题：8255中的方式控制字和位控制字1. 介绍8255芯片8255是一种可编程并行I/O芯片，广泛用于微机、工控、通信、家电等领域。
它具有多种功能，包括输入/输出控制、定时/计数功能等，能够满足不同应用的需求。
2. 方式控制字的概念方式控制字是8255中的重要概念之一，它用于配置8255芯片的工作方式。
通过设置方式控制字，可以确定8255的工作模式，包括输入、输出、双向或定时/计数等。
3. 方式控制字的结构方式控制字通常由8位二进制数据组成，每一位都代表着8255的某种工作状态。
其中，最高3位用于设置端口A、端口B和端口C的工作方式，接下来的3位用于设置端口A、端口B和端口C的工作模式，最低2位用于设置定时/计数功能的工作状态。
4. 方式控制字的设置方法在使用8255芯片时，需要按照具体应用的需求来设置方式控制字。
可以通过编程的方式将合适的二进制数据写入到8255芯片的方式控制字寄存器中，以达到配置8255工作模式的目的。
5. 位控制字的概念除了方式控制字之外，8255中还有位控制字的概念。
位控制字用于控制8255芯片的具体输入/输出操作，可以实现对单个端口的位控制。
6. 位控制字的结构位控制字通常由8位二进制数据组成，每一位都代表着8255的某种输入/输出操作。
通过设置位控制字，可以实现对端口A、端口B和端口C的单个位的输入/输出控制。
7. 位控制字的设置方法对于特定的输入/输出操作，可以通过编程的方式将合适的二进制数据写入到8255芯片的位控制字寄存器中，以实现对端口的单个位的控制。
8. 方式控制字与位控制字的关系方式控制字和位控制字是8255芯片中两个重要的控制概念，它们共同构成了8255的工作模式。
方式控制字主要用于配置8255的工作方式，而位控制字则用于具体的输入/输出控制操作。
9. 总结8255芯片中的方式控制字和位控制字是控制8255工作模式和具体输入/输出操作的重要手段。
通过合理设置方式控制字和位控制字，可以实现对8255芯片的灵活控制，满足不同应用的需求。
8255的内部结构及编程方法
8255的内部结构及编程方法
8255是一个并行I/O接口芯片，其内部结构主要包括数据端口和控制端口。
数据端口有A、B、C三个，每个端口有8位数据输入/输出。
控制端口则用于控制数据端口的读/写操作。
在编程时，首先需要通过控制端口写入控制字，以设置数据端口的读/写方
式以及数据传输的方向。
控制字的格式为：D7-D3=0000，D2-D0分别对
应A、B、C三个数据端口的控制位。
例如，当D2-D0=000时，表示A口为输入，B口和C口为输出；当D2-D0=001时，表示B口为输入/输出，
而A口和C口为输出；以此类推。
具体来说，8255的内部结构如下：
1. 数据端口A、B、C：每个端口都有8位数据输入/输出，并具有数据输入锁存器和输出锁存器/缓冲器。
在实际应用中，这三个端口可作为独立输入
或输出端口使用。
2. 控制电路：分为A组和B组，用于控制各自对应的数据端口的工作方式
和读/写操作。
控制电路接收来自读/写控制逻辑电路的读/写命令，并根据
接收到的命令输出相应的控制信号。
3. 读/写控制逻辑电路：负责管理8255的数据传输过程。
它接收来自CPU 的地址和控制信号，通过内部控制逻辑向8255的各功能部件发出读/写控制命令。
4. 数据总线缓冲器：这是一个双向三态的8位数据缓冲器，用于连接8255与系统数据总线。
通过这个缓冲器，CPU可以实现与8255的数据传输。
以上内容仅供参考，如需获取更多关于8255的信息，建议咨询专业人士或查阅芯片手册。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ADDRESS: These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word register. A0 and A1 are normally connected to the least significant bits of the Address Bus A0, A1.
PORT A: 8-bit input and output port. Both bus hold high and bus hold low circuitry are present on this port.
PORT B: 8-bit input and output port. Bus hold high circuitry is present on this port.
File Number 2969.2
Pin Description
SYMBOL VCC
PIN NUMBER
26
GND D0-D7
7 27-34
RESET
35
CS
6
RD
5
WR
36
A0-A1
8, 9
PA0-PA7
1-4, 37-40
PB0-PB7 PC0-PC7
18-25 10-17
Functional Diagram
40 PA4 39 PA5 38 PA6 37 PA7 36 WR 35 RESET 34 D0 33 D1 32 D2 31 D3 30 D4 29 D5 28 D6 27 D7 26 VCC 25 PB7 24 PB6 23 PB5 22 PB4 21 PB3
PC3
PB0
PB1
PB2
PB3
PB4
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.
or 407-727-9207 | Copyright © Intersil Corporation 1999 1
N44.65 N44.65
CD82C55A-5 CD82C55A
ID82C55A-5
ID82C55A
40 Ld CERDIP
MD82C55A-5/B MD82C55A/B
0oC to 70oC -40oC to 85oC -55oC to 125oC
F40.6 F40.6 F40.6
8406601QA 8406602QA SMD#
• High Speed, No “Wait State” Operation with 5MHz and 8MHz 80C86 and 80C88
• Direct Bit Set/Reset Capability
• Enhanced Control Word Read Capability
• L7 Process
Static CMOS circuit design insures low operating power. TTL compatibility over the full military temperature range and bus hold circuitry eliminate the need for pull-up resistors. The Intersil advanced SAJI process results in performance equal to or greater than existing functionally equivalent products at a fraction of the power.
RD WR A1 A0 RESET
CS
READ WRITE CONTROL
LOGIC
8-BIT INTERNAL DATA BUS
GROUP B CONTROL
GROUP A PORT A
(8)
GROUP A PORT C UPPER
(4)
GROUP B PORT C LOWER
(4)
GROUP B PORT B
PA1
PA0
RD
6 5 4 3 2 1 44 43 42 41 40
7
39
8
38
9
37
10
36
11
35
12
34
13
33
14
32
15
31
16
30
17
29
18 1920 21 22 23 24 25 26 27 28
RESET D0 D1 D2 D3 NC D4 D5 D6 D7 VCC
PB5
PB6
PB7
18 19 20 21 22 23 24 25 26 27 28
PB5
PB6
PB7
VCC
NC
CS GND
A1 A0 PC7 NC
PC6 PC5 PC4 PC0 PC1
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
82C55A (PLCC) TOP VIEW
WR
PA7
PA6
PA5
PA4
NC
PA3
PA2
Pinouts
82C55A (DIP) TOP VIEW
82C55A (CLCC) TOP VIEW
WR
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
RD
CS
PA3 1 PA2 2 PA1 3 PA0 4 RD 5 CS 6 GND 7
A1 8 A0 9 PC7 10 PC6 11 PC5 12 PC4 13 PC0 14 PC1 15 PC2 16 PC3 17 PB0 18 PB1 19 PB2 20
CHIP SELECT: Chip select is an active low input used to enable the 82C55A onto the Data Bus for CPU communications.
READ: Read is an active low input control signal used by the CPU to read status information or data via the data bus.
DATA BUS: The Data Bus lines are bidirectional three-state pins connected to the system data bus.
RESET: A high on this input clears the control register and all ports (A, B, C) are set to the input mode with the “Bus Hold” circuitry turned on.
5MHz
8MHz PACKAGE
RANGE
NO.
CP82C55A-5 IP82C55A-5
CP82C55A
0oC to 70oC
IP82C55A 40 Ld PDIP -40oC to 85oC
E40.6 E40.6
CS82C55A-5 IS82C55A-5
CS82C55A
0oC to 70oC
IS82C55A 44 Ld PLCC -40oC to 85oC
82C55A
TYPE
I/O I I I I I
I/O I/O I/O
DESCRIPTION
VCC: The +5V power supply pin. A 0.1µF capacitor between pins 26 and 7 is recommended for decoupling.
GROUND
PORT C: 8-bit input and output port. Bus hold circuitry is present on this port.
POWER SUPPLIES
+5V GND
GROUP A CONTROL
BI-DIRECTIONAL DATA BUS
D7-D0
DATA BUS BUFFER
82C55A
June 1998
CMOS Programmable Peripheral Interface
Featurein Compatible with NMOS 8255A
• 24 Programmable I/O Pins
• Fully TTL Compatible
6 5 4 3 2 1 44 43 42 41 40
GND 7 NC 8 A1 9 A0 10 PC7 11 PC6 12 PC5 13 PC4 14 PC0 15 PC1 16 PC2 17
39 NC 38 RESET 37 D0 36 D1 35 D2 34 D3 33 D4 32 D5 31 D6 30 D7 29 NC
(8)
I/O PA7-PA0
I/O PC7-PC4
I/O PC3-PC0
I/O PB7-PB0