FPGA实验报告
FPGA实习报告
FPGA实习报告一、实习概况本次实习我进入了一家高科技公司，参与了FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的项目。
通过与团队成员合作，我了解了FPGA的基本知识和应用，并在项目中完成了一些任务。
在这次实习中，我学到了很多东西，也发现了自己的不足之处。
二、FPGA介绍FPGA是一种可编程逻辑器件，与ASIC（Application Specific Integrated Circuit，专用集成电路）相比，FPGA具有灵活性高、开发周期短等优点。
它可以根据需要进行编程，实现各种逻辑功能。
由于其广泛应用于通信、计算机、医疗等领域，我对FPGA技术充满了兴趣。
三、项目任务在本次实习中，我主要参与了一个数字信号处理项目。
具体任务如下：1. 学习FPGA编程语言：我首先学习了FPGA的编程语言，包括VHDL （VHSIC Hardware Description Language）和Verilog HDL（Hardware Description Language）。
这两种语言可以用于描述硬件电路，并在FPGA上实现。
3.进行性能优化：为了提高数字滤波器的性能，我进行了一系列优化工作。
首先，我对代码进行了优化，减少了资源占用和功耗。
同时，我对硬件设计进行了优化，使用并行计算等技术提高了滤波器的运算速度。
四、实习心得1.学到了很多知识：通过这次实习，我学到了很多关于FPGA的知识，包括编程语言、硬件设计、性能优化等方面。
这些知识对于我今后的学习和工作都有很大的帮助。
2.提高了动手能力：在项目中，我需要从零开始设计和实现一个数字滤波器。
通过不断的尝试和实践，我提高了自己的动手能力和解决问题的能力。
3.感受到了团队合作的重要性：在项目中，我和团队成员密切合作，共同解决了很多技术难题。
这让我意识到团队合作的重要性，团队的力量会比个人更加强大。
4.发现了自己的不足之处：在实习中，我发现了自己在硬件设计和性能优化方面的不足之处。
fpga 实验报告
fpga 实验报告FPGA实验报告引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和嵌入式系统开发中。
本实验报告旨在介绍FPGA的基本原理、应用领域以及实验过程和结果。
一、FPGA的基本原理FPGA由可编程逻辑单元（PLU）和可编程互连资源（ICR）组成。
PLU是FPGA 的核心，由逻辑门、寄存器和查找表等组成，通过编程可以实现不同的功能。
ICR用于连接PLU之间的信号线，实现不同模块之间的通信。
FPGA的可编程性使其具有灵活性和可重构性，适用于多种应用场景。
二、FPGA的应用领域1. 数字电路设计：FPGA可以实现各种数字电路，如逻辑门、加法器、乘法器等。
其可重构性使得电路设计师可以在硬件开发过程中进行快速迭代和调试，提高开发效率。
2. 通信系统：FPGA广泛应用于通信系统中的信号处理和协议转换等功能。
通过编程实现不同的通信协议，提高系统的兼容性和灵活性。
3. 图像处理：FPGA在图像处理领域有着广泛的应用。
通过并行计算的能力，可以实现实时图像处理和图像增强等功能，提高处理速度和效果。
4. 汽车电子：FPGA在汽车电子领域的应用越来越广泛。
例如，用于驾驶辅助系统、车载娱乐系统和车身控制等方面，提高汽车的安全性和性能。
三、实验过程和结果本次实验旨在设计一个简单的数字电路，并在FPGA上实现。
首先，我们使用HDL（Hardware Description Language）编写了一个4位二进制加法器的逻辑电路描述。
然后，使用FPGA开发工具将逻辑电路描述烧录到FPGA芯片中。
在实际操作中，我们按照实验指导书的步骤进行了硬件连线和编程配置。
通过FPGA开发工具提供的仿真功能，我们验证了逻辑电路的正确性。
在实际测试中，我们输入了两个4位的二进制数，并观察了输出结果。
实验结果表明，FPGA成功实现了4位二进制加法器的功能。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用领域。
FPGA实训报告
1.FPGA硬件系统设计1.1 功能要求利用所给器件：一个8位拨码开关（见图1-1），排针40×1，芯片DAC0832×1,芯片LM358×1，一个电位器构成硬件电路，实现与FPGA相连，输出正弦波，三角波，锯齿波，方波。
（图1-1）1.2FPGA硬件系统组成（见图1-2）（图1-2）FPGA框架结构由三部分组成：可编程输入/输出模块I/OB (I/O Block)——I/OB：位于芯片内部四周，主要由逻辑门、触发器和控制单元组成。
在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口。
可配置逻辑模块CLB (Configurable Logic Block)——CLB：是FPGA的核心阵列，用于构造用户指定的逻辑功能，不同生产厂商的FPGA 器件其不同之处主要在核心阵列。
每个CLB 主要由查找表LUT （Look Up Table ）、触发器、数据选择器和控制单元组成。
可编程内部连线PI (Programmable Interconnect) ——PI ：位于CLB 之间，用于传递信息。
编程后形成连线网络，提供CLB 之间、CLB 与I/OB 之间的连线。
1.3 FPGA 最小系统简介（见图1-3）（图1-3）1.3.1 FPGA 最小系统板（见图1-4）（图1-4）1.3.2 下载接口Alter 提供常用的编程连接电缆有4种： （1）Byte Blaster 配置电缆 （2）Byte Blaster MV 配置电缆（3）Master Blaster/USB 配置电缆（USB – Blaster ） （4）Bit Blaster 配置电缆计算机接口JTAG 接口FPGA / CPLD 芯片晶振复位电源输入接口输出接口下载电缆AS 接口串口连接时编程电缆选择：可以选择Bit Blaster或Master Blaster配置电缆；并口连接时编程电缆选择：可以选择Byte Blaster或Byte Blaster MV配置电缆；USB连接时编程电缆选择：选择Master Blaster配置电缆。
可编程逻辑器件实验报告
一、实验目的通过本次实验，使学生掌握可编程逻辑器件（FPGA）的基本原理和操作方法，了解其结构特点和应用领域。
通过实验，培养学生动手实践能力和创新意识，提高学生运用FPGA进行数字系统设计和验证的能力。
二、实验原理可编程逻辑器件（FPGA）是一种高度集成的数字电路，具有可编程性、可扩展性和可重用性。
FPGA主要由可编程逻辑单元、可编程互连资源、时钟管理单元、I/O单元等组成。
通过编程，用户可以根据自己的需求定制FPGA内部逻辑结构，实现各种数字电路功能。
FPGA编程通常采用硬件描述语言（HDL），如VHDL或Verilog。
HDL描述了电路的功能和结构，通过编译和综合，生成FPGA内部的逻辑资源分配和互连关系。
实验中，我们将使用Quartus II软件进行FPGA编程和仿真。
三、实验内容1. FPGA基础操作（1）安装Quartus II软件，熟悉软件界面和基本操作。
（2）搭建FPGA实验平台，包括FPGA开发板、电源、连接线等。
（3）将FPGA开发板连接到计算机，进行硬件初始化和配置。
2. FPGA编程（1）使用VHDL或Verilog语言编写实验程序，实现简单的数字电路功能，如全加器、编码器、译码器等。
（2）将编写好的程序导入Quartus II软件，进行编译和综合。
（3）观察编译报告，检查程序语法错误和资源占用情况。
（4）进行仿真，验证程序功能是否正确。
3. FPGA下载与验证（1）将编译后的程序下载到FPGA芯片中。
（2）使用示波器或逻辑分析仪等工具，观察FPGA输出的波形，验证程序功能。
（3）根据实验要求，修改程序参数，优化电路性能。
四、实验步骤1. 搭建实验平台（1）将FPGA开发板连接到计算机，确保所有连接线正确。
（2）检查电源电压，确保FPGA芯片供电正常。
2. 编写程序（1）打开Quartus II软件，创建新工程。
（2）选择合适的HDL语言，编写实验程序。
（3）保存程序，并添加到工程中。
fpga实验报告
fpga实验报告FPGA实验报告引言随着科技的发展和计算机应用的广泛应用，人们对于计算机硬件的需求也越来越高。
在这个背景下，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，被广泛应用于数字电路设计和嵌入式系统开发。
本篇文章将就FPGA的基本原理、实验设计和实验结果进行探讨。
一、FPGA的基本原理FPGA是一种可编程逻辑器件，它由一系列可编程逻辑单元（PLU）和可编程互连资源（PIM）组成。
PLU可以根据用户的需求进行编程，实现不同的逻辑功能。
PIM则用于连接不同的PLU，构成用户所需的电路结构。
FPGA的可编程性使得它能够根据不同的应用需求进行灵活的配置和重构，具有很高的可扩展性和适应性。
二、FPGA实验设计在FPGA实验设计中，我们通常需要进行电路设计、编程和仿真等步骤。
1. 电路设计FPGA实验中的电路设计是实验的核心环节。
我们需要根据实验要求，设计出符合要求的逻辑电路。
在设计过程中，我们可以使用硬件描述语言（HDL）如Verilog或VHDL来描述电路结构和功能。
通过对电路进行分析和优化，我们可以得到满足实验要求的电路设计。
2. 编程在电路设计完成后，我们需要将电路设计转化为FPGA可识别的编程文件。
这一步骤通常使用专门的软件工具来完成，如Xilinx ISE或Quartus II。
通过这些软件工具，我们可以将电路设计转化为FPGA可执行的bit文件。
3. 仿真在将编程文件下载到FPGA之前，我们通常需要进行仿真验证。
通过仿真，我们可以验证电路设计的正确性和性能。
仿真可以帮助我们发现潜在的问题和错误，从而提前解决，确保实验的顺利进行。
三、FPGA实验结果在实验过程中，我们通过将编程文件下载到FPGA上，使其实现我们设计的逻辑电路。
通过实验，我们可以获得电路的输出结果，并对其进行验证和分析。
1. 输出验证通过与设计预期结果进行比对，我们可以验证电路的输出是否符合预期。
FPGA实验报告
FPGA实验报告一、实验目的本次FPGA实验目的是通过使用FPGA开发板，了解FPGA的基本原理和应用，培养学生对数字电路设计的基本能力。
二、实验原理FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，通过在芯片中加入多个查找表、可编程互连和触发器等基本模块，使得用户可以根据实际需求程序设计芯片的逻辑功能和互连关系。
FPGA的主要优点是能快速更新设计并且重配置灵活，而且速度快、功耗低。
本次实验我们使用的FPGA开发板是Xilinx Spartan-6系列，采用的开发环境是Xilinx ISE Design Suite。
三、实验内容1.实验用到的器件及端口我们使用的FPGA开发板上有多个输入输出端口，如LED灯、开关、按键等。
其中LED灯作为输出端口，开关和按键作为输入端口。
实验中，我们通过控制开关的状态，来控制LED灯的亮与灭。
2.设计电路我们的实验电路主要由一个FPGA芯片、多个LED灯、多个开关和按键等组成。
具体设计如下：（插入电路图）3.编写代码我们使用Verilog语言来描述逻辑电路的功能，并将其编写成代码。
代码示例如下：module led_controllerinput wire CLK,input wire [3:0] SWITCH,output reg [7:0] LEDcase(SWITCH)endcaseendendmodule4.烧录代码通过Xilinx ISE Design Suite的工具链，将上述代码综合、实现、生成比特文件。
然后通过JTAG接口将比特文件烧录到FPGA芯片中。
5.实验结果实验结果是通过观察LED灯的亮灭情况来验证代码的正确性。
根据开关的不同状态，LED灯的亮灭也不同。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用，并且使用了Xilinx Spartan-6系列的开发板完成了LED控制的实验。
通过观察LED灯的亮灭情况，验证了我们编写的代码的正确性。
fpga实训报告
fpga实训报告本报告旨在总结和分享我在FPGA实训课程中的学习和实践经验。
我将介绍我在实训过程中所遇到的挑战、学到的知识以及对未来发展的展望。
1. 概述FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活性和可重构性，广泛应用于嵌入式系统、数字电路设计和计算机硬件加速等领域。
在本次实训中，我们团队学习了FPGA的基本原理和使用方法，并基于Verilog语言开发了几个具体的项目。
2. 实训内容2.1 FPGA基础知识我们首先学习了FPGA的基础知识，包括FPGA的结构和工作原理、FPGA开发流程、Verilog语言基础等。
通过理论学习和实际操作，我们对FPGA的内部结构和原理有了更深入的了解。
2.2 FPGA开发工具在实训中，我们使用了主流的FPGA开发工具。
通过熟练掌握这些工具的使用，我们能够进行FPGA的设计、仿真和下载等操作，为后续的实验项目做好准备。
2.3 FPGA实验项目在实训过程中，我们完成了多个FPGA实验项目，包括数字逻辑电路设计、时序电路设计、数码管显示、LED闪烁、有限状态机设计等。
通过这些项目，我们将理论知识应用到实际场景中，提高了自己的设计能力和实践能力。
3. 实训经验和收获3.1 团队合作在实训中，我们组成了小组合作完成各项实验项目。
通过合作，我们不仅学会了协作和沟通，还互相帮助解决问题，提高了团队凝聚力和协作能力。
3.2 动手实践FPGA实训的一个重要特点是强调实践操作。
通过大量的实验练习，我们不仅掌握了基本的FPGA开发技能，还了解了FPGA在各个领域中的广泛应用，并在实践中提高了自己的问题解决能力。
3.3 创新思维在一些项目中，我们需要设计和实现独特的功能，这要求我们发挥创新思维，灵活运用所学知识。
通过这个过程，我们培养了创新意识和解决实际问题的能力。
4. 未来展望通过FPGA实训的学习和实践，我对FPGA的应用和发展前景有了更深入的认识和理解。
FPGA实验报告整理版.doc
目录实验一分频器实验三 ADC0809 模数转换实验实验二七段数码管扫描显示实验四双向移位寄存器实验一分频器一、实验目的1．学习分频器的设计，进一步了解、熟悉和掌握FPGA开发软件Quartus II 的使用方法2．学习Verilog HDL 和VHDL的编程方法3．学会使用Vector Wave功能仿真4．掌握使用多种方法分配管脚二、实验内容编写一个分频器的Verilog 代码和VHDL代码并仿真，编译下载验证三、实验原理在数字电路中，时钟信号的分频是很常见的电路。
分频器除了可以对时钟信号频率做除以二的计算外，分频器同时很类似涟波计数器。
涟波计数器是计数器的一种，它属于异步设计。
因为触发器并非皆由同一个时钟信号同步操作，所以它非常节省电路面积。
本实验要设一个带选择的分频时钟，SEL[1:0]用于选择是几分频。
分频器设原理框图如图1所示：图1 分频器原理图从原理图中可见，核心板的时钟是50MHz ，通过sel[1:0]选择分频数，00:不分频；01:12.5M分频；10:25M四分频；11:50M分频。
采用SW1 ‐SW2 设置分频值，SW3 复位。
LED1为时钟的输出，通过调整SW1 、SW2 ，可以得到不同的闪烁频率。
引脚分配情况如表1所示表1 引脚分布情况四、实验步骤1．新建工程，取名为frediv ，如下图2所示。
图2 新建工程2．新建VHDL设计文件，选择“File|New ”，在New 对话框中选择Device Design Files下的VHDL File，单击OK，完成新建设计文件。
3．在新建设计文件中输入VHDL程序。
4．生成“Symbol ”文件，新建“Block Diagram/Schematic File”文件，在文件中添加刚刚生成的“Symbol ”以及输入输出管脚，最后完整的系统顶层模块图如图3 所示。
图3 顶层模块图5．保存文件，使用qsf或者tcl 进行管脚分配（相应的文件在本工程里面都可以找到）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学成都学院实验报告册课程名称：FPGA实验姓名：学号：院系：微电子技术系专业：集成电路设计与集成系统教师：2014 年12 月20日实验一：奇数分频一、实验目的：1、熟悉QuartusII的VHDL的文本设计流程全过程，学习计数器的设计与仿真。
2、掌握简单逻辑电路的设计方法与功能仿真技巧。
3、学习并掌握VHDL语言、语法规则。
4、学习使用VHDL语言进行奇数分频器的设计。
二、实验原理和内容：要实现占空比为50%的N倍奇数分频，首先上升沿触发进行模N计数，计数到某一个值n时输出时钟进行翻转，然后再计数（N-1）/2次，再进行翻转得到一个占空比非50%奇数n分频时钟。
同时进行下降沿触发的模N计数，等计数到n 时，输出时钟进行翻转，同样再计数（N-1）/2次，输出时钟再次翻转生成占空比非50%的奇数n分频时钟。
两个占空比非50%的n分频时钟进行或运算，即得到占空比为50%的奇数N分频时钟。
三、实验步骤：1、启动QuartusII软件，建立工程。
点击fiel→new project Wizard...进入命名窗口，如图1.1图1.12、点击右下角next→next，选择参数如图1.2图1.2点击finish。
3、建立源文件：点击file→new→Verilog HDL File 如图1.3图1.3点击OK，进入程序编写页面。
4、程序写完后点击编译按钮，如图1.4图1.4左边第一个紫色三角符号为编译按钮。
5、查看电路图：确定编译无误后，点击tools→Netlist Viewers→Technology Map Viewer.6、建立波形仿真文件：点击fiel→new→Vector Waveform File，如图1.5图1.57、再一次仿真后，点击processing→simulator Tool 如图1.6图1.6点击start开始波形仿真。
四、实验数据和结果：1、程序代码：2、电路图：3、波形仿真图：五、实验总结：1、通过该实验基本熟悉了Verilog HDL的设计流程。
2、在程序编程中出现了许多问题，比如阻塞和非阻塞语句的混合使用。
3、保存程序代码时要加后缀.v4、波形仿真中如果想要看到中间变量的波形变化，则需要手动添加。
实验二：按键控制LED一、实验目的：1、通过实验逐步了解、熟悉和掌握FPGA开发软件QuartusII的使用方法及Verilog HDL的编程方法。
2、了解LED工作的基本原理。
二、实验内容和原理：通过实验箱上的key0~key7来控制LED0~LED7的点亮，比如当按下key0时LED0点亮，按下key3时LED3点亮。
三、实验步骤：1、创建工程，取名为led。
2、建立源文件led.v。
3、编写程序，编译。
4、编译无误后设置引脚。
5、编译，下载。
观察数码管显示情况。
四、实验数据和结果：1、程序代码：2、实验电路图：五、实验总结：本实验只是LED灯的入门实验，实验步骤比较简单。
通过本实验了解了Verilog HDL的编程方法，以及熟悉了case语句的用法。
实验三：花样流水灯一、实验目的：1、进一步熟悉Verilog HDL设计流程。
FPGA开发软件的使用方法及Verilog HDL 的编程方法。
二、实验原理和内容：在LED1~LED8引脚上周期性的输出流水数据，如原来输出的流水数据是11111100则表示点亮LED1、LED2。
流水一次后输出的数据应该为11111000，而此时应该点亮LED1、LED2、LED3，这样就可以实现LED流水灯。
本实验的内容是建立可以用于控制LED流水灯的简单硬件电路，要求在SmartSOPC实验箱上实现LED1~LED8发光二极管流水灯显示。
三、实验步骤：1、启动QuartusII建立一个空白工程，然后命名为led_water.qpf。
2、新建Verilog HDL缘程序文件ledwater.v，输入程序代码并保存，然后综合编译。
若再编译过程中发现错误，则找出并更正错误，直到编译成功为止。
3、设置引脚。
Assignments→pins将跳线短接帽接到SmartSOPC实验箱上的JP6的LED0~LED7，使LED1~LED8分别与FPGA的引脚50、53~55、176和47~49相连。
然后打开电源，执行下载命令。
4、编译无误后点击下载右边第三个键点击start开始下载，完成后观看LED灯的闪烁情况。
5、更改分频系数，重新编译下载，观看流水灯的变化。
四、实验结果和数据：1、程序代码：2、电路图：3、实验图片采样：五、实验总结：1、在保存文件名时不能以数字开头，文件名要和程序中的模块名一致，不然编译的时候会报错。
当编译的警告超过20个后，程序不能在目标板上正常执行。
QuartusII新建工程与下载程序的方法。
实验四：静态数码管显示一、实验目的：1、学习7段数码管显示译码器的设计。
2、进一步了解、熟悉和掌握FPGA开发软件QuartusII的使用方法及Verilog HDL的编程方法。
二、实验原理和内容：本实验通过分频模块的到1Hz的频率信号，加载于4位奇数的时钟输入端，计数循环输出0~9、A~F共16个数。
最后通过7段译码模块译码后在数码管上显示出来。
本实验的内容是建立7段译码显示模块，用于控制LED数码管的静态显示。
要求在SmartSOCP实验箱上的数码管依次显示0~9、A~F 16个字符。
三、实验步骤：1、启动QuartusII建立一个空白工程，然后命名为decl7s。
2、建立源文件，取名为deci7s.v。
3、编写程序代码，编译。
如果编译有错误，则需要改正错误后继续编译。
4、设置引脚。
Assignments→pins5、编译、下载，观察数码管显示情况。
四、实验结果和数据：1、程序代码：2、电路图：3、实验图片采样：五、实验总结：1、本实验连续运用三个always模块，所以要明白每个always模块之间的关系。
2、本实验只运用了数码管的段选，没有用位选，所以得到的结果每个数码管显示的数都是相同的。
实验五：数码管显示学号后8位一、实验目的：1、进一步学习7段数码管显示译码器的设计。
2、学习动态扫描显示的原理及电路的设计。
3、熟悉Verilog HDL的编程方法。
二、实验原理及内容：本实验利用8个数码管显示学号的后8位，其中每个数码管的8个段a~h分别连到SEG0~SEG7，8个数码管分别由8个选通信号DIG0~DIG7来控制。
被选通的数码管显示数据，其余关闭。
如果想要8个数码管全都显示想要的数据，则需要8个选通信号DIG0~DIG8分别单独选通。
同时在段选信号输入口加上希望在该对应数据管上显示的数据，随着选通信号的扫描就能实现扫描显示的目的。
虽然每次只有一个LED显示，但只要扫描显示速率够快，由于人的视觉余辉效应，使我们任然感觉所有的数码管都在同时显示。
三、实验步骤：1、启动QuartusII建立一个空白工程，然后命名为scan_led。
2、Verilog HDL 源文件scan_led.v。
3、编写程序，编译。
如果编译出错，需要继续更正程序，直到编译没错为止。
4、添加常量兆功能模块。
Tools→Mega Wizard Plug-In Manager打开图示添加兆功能模块向导。
选择Create a new custom megafunction variation建一个新的兆功能模块。
点击next按钮，进入向导第二页，按下图进行选择和设置。
单击next进入向导第3页。
按下图进行选择和设置。
单击next进入向导第4页，单击finish完成常量兆功能模块的添加。
5、将代码生成模块。
file→new→Block Diaram/Schematic File双击右边框图空白处，出现下图界面选择如下选项调出电路完成电路图的连接6、设置顶层文件，设置引脚。
7、编译、下载。
观察数码管是否显示40710222。
四、实验结果和数据：1、程序代码：2、顶层电路图：五、实验总结：1、本实验用到三次编译，代码写完了编译一次，设置顶层编译一次，设置引脚编译一次。
2、实验用到了数码管的段选和位选。
3、通过该实了解了兆功能模块的添加。
实验六秒表一、实验目的：1、学习动态扫描显示的原理及电路的设计。
2、学习数字时钟的硬件设计。
3、熟悉Verilog HDL的编程方法。
二、实验原理和内容：在SmartSOCP实验箱上完成一个可以计时的数字时钟，其显示范围为一分钟。
利用两个分频电路，分别提供1ms扫描和1s计数。
三、实验步骤：1、建立工程，取名miaobiao2、建立源文件miaobiao.v，编写程序代码。
3、编译无误后设置引脚。
4、编译、下载。
观察数码管显示情况。
四、实验结果和数据：1、程序代码：2、实验图片采样：五、实验总结：1、通过该实验进一步巩固了分频电路的设置。
2、该实验用到了数码管的段选和位选功能。
3、该实验用到的always模块较多，所以务必要明白每个always模块之间有什么联系。