ARM硬件结构
合集下载
LPC2000系列ARM硬件结构与功能简介
件仿真 模式
1.4 处理器状态及模式
用户和系统模式
处理器模式 用户 用户 系统 系统 快中断 中断 管理 中止 未定义 说明 备注 不能直接切换到其它模式 (usr) 正常程序工作模式 (usr) 用于支持操作系统的特 与用户模式类似，但具有可以 (sys) (sys) 权任务等 直接切换到其它模式等特权 而且它们使用完全相同的寄存器组。 (fiq) (irq) (svc) (abt) (und) 支持高速数据传输及通 系统模式是特权模式，不受用 FIQ异常响应时进入此模式 道处理
ARM公司简介
ARM是Advanced RISC Machines的缩写，它是 一家微处理器行业的知名企业，该企业设计了大量 高性能、廉价、耗能低的RISC （精简指令集）处 理器。 公司的特点是只设计芯片，而不生产。 它将技术授权给世界上许多著名的半导体、软件和 OEM厂商，并提供服务。
1.2 ARM体系结构简介
(svc) 操作系统保护代码 (abt) (und) 用于支持虚拟内存和/或 存储器保护 支持硬件协处理器的软 件仿真
1.4 处理器状态及模式
特权模式
处理器模式 用户 系统 系统 说明 用于支持操作系统的特 权任务等 备注 不能直接切换到其它模式 与用户模式类似，但具有可以 直接切换到其它模式等特权 (usr) 正常程序工作模式 (sys) (sys)
处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式14处理器状态及模式?处理器模式14处理器状态及模式?特权模式处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式除用户模式外其它模式均为特权模式
1.4 处理器状态及模式
用户和系统模式
处理器模式 用户 用户 系统 系统 快中断 中断 管理 中止 未定义 说明 备注 不能直接切换到其它模式 (usr) 正常程序工作模式 (usr) 用于支持操作系统的特 与用户模式类似，但具有可以 (sys) (sys) 权任务等 直接切换到其它模式等特权 而且它们使用完全相同的寄存器组。 (fiq) (irq) (svc) (abt) (und) 支持高速数据传输及通 系统模式是特权模式，不受用 FIQ异常响应时进入此模式 道处理
ARM公司简介
ARM是Advanced RISC Machines的缩写，它是 一家微处理器行业的知名企业，该企业设计了大量 高性能、廉价、耗能低的RISC （精简指令集）处 理器。 公司的特点是只设计芯片，而不生产。 它将技术授权给世界上许多著名的半导体、软件和 OEM厂商，并提供服务。
1.2 ARM体系结构简介
(svc) 操作系统保护代码 (abt) (und) 用于支持虚拟内存和/或 存储器保护 支持硬件协处理器的软 件仿真
1.4 处理器状态及模式
特权模式
处理器模式 用户 系统 系统 说明 用于支持操作系统的特 权任务等 备注 不能直接切换到其它模式 与用户模式类似，但具有可以 直接切换到其它模式等特权 (usr) 正常程序工作模式 (sys) (sys)
处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式14处理器状态及模式?处理器模式14处理器状态及模式?特权模式处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式除用户模式外其它模式均为特权模式
第4章 LPC2000系列ARM硬件结构(14～18)(1)
UnRBR
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字 节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个 时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零 该中断标志。 RxDn
UnRSR 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
4.14 UART(0、1)
• 中断接口
UART0和UART1的中断接口包含中断使能寄存器 （UnIER）和中断标识寄存器（UnIIR）。
UART0中断源
UART0接收单元
UART1中断源
中断
UART1接收单元 UART1发送单元 Modem模块
中断使能寄存器 UnIER 中断标志寄存器 UnIIR
4.14 UART(0、1)
• 回写模式
在Modem回写模式下，发 送器输出的串行数据在内部连接 到接收器的串行输入端。输入脚 RxD1对回写模式无影响，输出脚 TxD1保持总为1的状态。4个 Modem输入（CTS, DSR, RI和 DCD）与外部断开。此时， U1MSR的高4位分别由U1MCR的 低4位驱动。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字 节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个 时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零 该中断标志。 RxDn
UnRSR 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
4.14 UART(0、1)
• 中断接口
UART0和UART1的中断接口包含中断使能寄存器 （UnIER）和中断标识寄存器（UnIIR）。
UART0中断源
UART0接收单元
UART1中断源
中断
UART1接收单元 UART1发送单元 Modem模块
中断使能寄存器 UnIER 中断标志寄存器 UnIIR
4.14 UART(0、1)
• 回写模式
在Modem回写模式下，发 送器输出的串行数据在内部连接 到接收器的串行输入端。输入脚 RxD1对回写模式无影响，输出脚 TxD1保持总为1的状态。4个 Modem输入（CTS, DSR, RI和 DCD）与外部断开。此时， U1MSR的高4位分别由U1MCR的 低4位驱动。
LPC2000系列ARM硬件结构
1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器 （EMC） 7.引脚连接模块 8. GPIO 9. 向量中断控制器 10.外部中断输入 11.定时器0和定时器1 12. SPI接口 2 13. I C接口 14. UART(0、1) 15. A/D转换器 16. 看门狗 17. 脉宽调制器(PWM) 18. 实时时钟
arm常用的名词解释
arm常用的名词解释ARM（Advanced RISC Machine）是一种常用的计算机架构，被广泛应用于移动设备、嵌入式系统和单片机等领域。
本文将对ARM常用的一些名词进行解释，以帮助读者更好地了解ARM架构。
1. RISC（Reduced Instruction Set Computer）：精简指令集计算机。
相对于复杂指令集计算机（CISC），RISC采用简化指令集，每条指令都非常简单，执行速度快，并且易于设计和优化硬件。
2. 架构：计算机系统的基本设计和组织原则。
ARM架构设计了一套标准的指令集和寄存器组织，以及与之兼容的处理器核心，为ARM生态系统提供了一致的编程接口。
3. 处理器核心（Processor Core）：ARM的核心部分，负责执行指令和进行算术逻辑运算。
常见的ARM处理器核心包括Cortex-A系列（用于应用处理器）、Cortex-M系列（用于嵌入式系统和微控制器）和Cortex-R系列（用于实时应用和嵌入式处理器）。
4. 指令集架构（Instruction Set Architecture）：定义了一套计算机指令的规范和编码方式。
ARM指令集架构包括ARMv8-A、ARMv7-A、ARMv6-M等不同的版本，不同版本支持不同的指令集和功能。
5. 寄存器：位于处理器核心内部的高速存储器，用于存储指令执行过程中需要操作的数据。
ARM体系结构中，常见的寄存器包括通用寄存器、程序计数器、状态寄存器等。
6. 多核处理器（Multi-core Processor）：使用多个处理器核心的处理器。
ARM 架构支持多核处理器的设计，使得多个核心可以同时进行计算任务，提高处理能力和并行性能。
7. SoC（System on a Chip）：一种集成了多个功能组件的芯片，包括处理器核心、内存控制器、I/O接口等。
ARM架构广泛应用于SoC的设计，提供了高度集成的解决方案，节省了系统板块的空间和功耗。
ARM体系架构解析ppt课件
1）程序存储器与数据存储器分开.
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第4章__LPC2000系列ARM硬件结构
UnRBR
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字
节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个
时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零
该中断标志。
UnRSR
• UART0、UART1各含有1个 16字节的发送FIFO缓冲区。
• UnTHR是UARTn发送FIFO 的最高字节。
• UART的发送FIFO是一直使 能的。
UnTHR
发送FIFO
UnTSR
TXD
• UART接收模块
RXD UnRSR UnRBR
CPU
AHB-VPB桥
A
H
ARM7
B
总
线
V
P B
CTS
MODEM
DSR
Modem控制寄存器
RI
U1MCR
DCD DTR RTS
Modem状态寄存器 U1MSR
V
中断
只有UART1才有
Modem接中口断使能寄存器
UnIER
P
B 总
线
中断标志寄存器
UnIIR
UARTn高速缓存寄存器 UnSCR
UARTn发送单元
发送缓冲寄存器
移位寄存器
UnTHR
UnTSR
UARTn波特率发生器
除数锁存寄存器 UnDLL、UnDLM
UARTn接收单元
接收缓冲寄存器 UnRBR
移位寄存器 UnRSR
FIFO控制寄存器(UnFCR) UARTn控UnLSR）
TxDn RxDn
• UART发送单元
CPU UnTHR UnTSR
• 中断源说明
CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字
节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个
时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零
该中断标志。
UnRSR
• UART0、UART1各含有1个 16字节的发送FIFO缓冲区。
• UnTHR是UARTn发送FIFO 的最高字节。
• UART的发送FIFO是一直使 能的。
UnTHR
发送FIFO
UnTSR
TXD
• UART接收模块
RXD UnRSR UnRBR
CPU
AHB-VPB桥
A
H
ARM7
B
总
线
V
P B
CTS
MODEM
DSR
Modem控制寄存器
RI
U1MCR
DCD DTR RTS
Modem状态寄存器 U1MSR
V
中断
只有UART1才有
Modem接中口断使能寄存器
UnIER
P
B 总
线
中断标志寄存器
UnIIR
UARTn高速缓存寄存器 UnSCR
UARTn发送单元
发送缓冲寄存器
移位寄存器
UnTHR
UnTSR
UARTn波特率发生器
除数锁存寄存器 UnDLL、UnDLM
UARTn接收单元
接收缓冲寄存器 UnRBR
移位寄存器 UnRSR
FIFO控制寄存器(UnFCR) UARTn控UnLSR）
TxDn RxDn
• UART发送单元
CPU UnTHR UnTSR
第一章 ARM实验板硬件结构与开发环境
6
U15
ADC2
15
RP3
5
JP1 JP2 J1
16
S1
VIN2 VIN1
S2
S3
S4
S5
S6
S7
S8
4
S9 S10 S11 S12 S13 S14 S15 S16 Key
1. 电源插座 2. 外部电压测试端口 3. 按键区域（17个按键） 4. RS232接口 5. 4位数码管 6. 触摸屏接口 7. 液晶屏接口 8. 液晶屏亮度调节旋钮 9. 8个LED灯 10.核心板插座 11.喇叭接口 12.LED灯外部测试端口 13.蜂鸣器 14.电位器区域 15.AD采样源设置跳线 16.外部端口连接区域
DA
RS485
Count
ADC1
1
PWM
RP4 123
RP1
RP2
1
2
3
RS232
二、开发环境
ADS集成开发环境，其成熟版本为ADS1.2。支持软件调试及JTAG硬 件仿真调试，支持汇编、C和C++源程序，具有编译效率高，系统库功 能强等特点。
ADS1.2集成开发环境的组成
名称 代码生成工具 集成开发环境 调试器 指令模拟器 ARM开发包 ARM应用库 描述 ARM汇编器，ARM的C、C＋＋编译器， Thumb的C、C＋＋编译器，ARM连接器 Code Warrior IDE AXD，ADW/ADU，armsd ARMulator 一些底层的程序例子，使用程序 C、C＋＋函数库等 使用方法 由Code Warrior IDE调用 工程管理，编译链接 仿真调试 由AXD调用 由Code Warrior IDE调用 用户程序使用
ARM架构
R15(PC) 状态寄存器 CPSR SPSR R15 CPSR
R13(SP)
R13
R13
R13_svc R13_svc R14_svc R14_svc
2-3-1 ARM状态下的寄存器组织
寄存器类别 寄存器在汇编中的名 称 用户 用户 R0(a1) R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) 通用寄存器 和程序计数 器 R7(V4) R8(V4) R9(SB,v6) R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 R8 R8 R9 R9 R10 R10 R11 R11 R8 R9 各模式下实际访问的寄存器 系统 系统 管理 管理 中止 中止 R0 R1 R2 R3 R4 R5 R6 R7 R8_fiq R8_fiq R9_fiq R9_fiq R10_fiq R10_fiq R11_fiq R11_fiq 未定义 未定义 中断 中断 快中断 快中断
1-4-1 常见ARM微处理器系列介绍
ARM9系列微处理器在高性能和低功耗特性方面提供 最佳的性能：
5级整数流水线，指令执行效率更高。 提供1.1MIPS/MHz的哈佛结构。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 全性能的MMU，支持Windows CE、Linux、Palm OS 等多种主流 嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。
2-1 ARM微处理器的工作状态
处理器状态: ARM9处理器内核使用V4T版本的ARM结构，具有 两种操作状态：
ARM状态：32位，这种状态下执行的是字方式的ARM指令 Thumb状态：16位，这种状态下执行半字方式的ARM指令。
R13(SP)
R13
R13
R13_svc R13_svc R14_svc R14_svc
2-3-1 ARM状态下的寄存器组织
寄存器类别 寄存器在汇编中的名 称 用户 用户 R0(a1) R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) 通用寄存器 和程序计数 器 R7(V4) R8(V4) R9(SB,v6) R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 R8 R8 R9 R9 R10 R10 R11 R11 R8 R9 各模式下实际访问的寄存器 系统 系统 管理 管理 中止 中止 R0 R1 R2 R3 R4 R5 R6 R7 R8_fiq R8_fiq R9_fiq R9_fiq R10_fiq R10_fiq R11_fiq R11_fiq 未定义 未定义 中断 中断 快中断 快中断
1-4-1 常见ARM微处理器系列介绍
ARM9系列微处理器在高性能和低功耗特性方面提供 最佳的性能：
5级整数流水线，指令执行效率更高。 提供1.1MIPS/MHz的哈佛结构。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 全性能的MMU，支持Windows CE、Linux、Palm OS 等多种主流 嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。
2-1 ARM微处理器的工作状态
处理器状态: ARM9处理器内核使用V4T版本的ARM结构，具有 两种操作状态：
ARM状态：32位，这种状态下执行的是字方式的ARM指令 Thumb状态：16位，这种状态下执行半字方式的ARM指令。
armstm32硬件架构
ARM微处理器硬件架构冯诺依曼结构则是程序空间和数据空间不独立的结构。
哈佛结构是指程序和数据空间独立的体系结构, 目的是为了减轻程序运行时的访存瓶颈。
典型PC机--冯诺依曼架构冯·诺依曼体系的特点1）数据与指令都存储在存储器中2）被大多数计算机所采用3）ARM7——冯诺依曼体系哈佛体系架构哈佛体系结构的特点1）程序存储器与数据存储器分开2）提供了较大的数存储器带宽3）适合于数字信号处理4）大多数DSP都是哈佛结构5）ARM9是哈佛结构CISC：复杂指令集（Complex Instruction Set Computer）具有大量的指令和寻址方式8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行RISC：精简指令集（Reduced Instruction Set Computer)在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单流水线技术：几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，而非顺序执行。
注，PC指向正被取指的指令，而非正在执行的指令ARM处理器内核流水线超标量执行超标量CPU采用多条流水线结构。
超标量体系结构描述一种微处理器设计，它能够在一个时钟周期执行多个指令。
在超标量体系结构设计中，处理器或指令编译器能够判断指令能独立于其它顺序指令而执行，还是依赖于另一指令，必须跟其按顺序执行。
处理器然后使用多个执行单元同时执行两个或更多独立指令。
超标量体系结构设计有时称“第二代RISC”。
高速缓存（CACHE）1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。
2、高速缓存的工作原理高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。
总线和总线桥存储器系统RAM：随机存取存储器SRAM：静态随机存储器DRAM：动态随机存储器1）SRAM比DRAM快2）SRAM比DRAM耗电多3）DRAM存储密度比SRAM高得多4）DRAM需要周期性刷新ROM：只读存储器FLASH：闪存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RISC技术的历史贡献：
流水线：流水线是处理器中实现指令并行操作的最简单 的方式，而且可使速度大为提高。 高时钟频率和单周期执行：由于RISC指令系统强调了对 称、均匀、简单，使得程序的优化编译效率高。 RISC的缺点：
代码密度低：RISC比CISC代码密度低。 RISC不能执行x86代码。 给优化编译程序带来了困难。
一般来说，RISC处理器比同等的CISC处理器要快 50%~75%，同时，RISC处理器更容易设计和实现。
RISC体系结构的特点：
指令效率高：指令格式和长度固定，且指令类型少，指令功 能简单，指令译码控制器采用硬布线逻辑，这样易于流水线 的实现，进而获得高性能。大多数指令都是单周期指令。 程序的优化编译效率高：由于RISC指令系统强调了对称、 均匀、简单，使得程序的优化编译效率高。 分开的Load/Store结构的存取指令：也只有这两条指令访问 存储器，而数据处理指令只访问寄存器。而CISC一般允许 将存储器中的数据作为数据处理指令的操作数。 基于多个通用寄存器堆操作：RISC寄存器较多，并且不同 的寄存器用于不同的用途。 RISC体系结构的这些特点简化了处理器的设计，在体系 结构的VLSI实现时更加有利于性能的增强。
哈佛体系结构模型
地址 程序存储器
指令寄存器 控制器
指令
指令0 指令1 指令2
地址 数据通道 输入 输出 数据
数据存储器 数据0 数据1 数据2
中央处理器
哈佛体系结构的特点
1）程序存储器与数据存储器分开 2）提供了较大的数存储器带宽 3）适合于数字信号处理 4）大多数DSP都是哈佛结构 5）ARM9是哈佛结构
3、两种指令架构-- CISC和RISC
ARM是最成功也是第一个商业化的RISC。也是目前 使用最广的基于RISC的处理器。 （一）CISC体系结构 1980年以前，计算机设计的主要趋势是增加指令集的复杂 程度，如：40年代的计算机只有7条指令，1973年的IBM370 达到208种指令，1978年的VAX-11达到303条指令。
2.3 Thumb技术介绍
2.4 ARM处理器工作状态
2.5 ARM处理器工作模式
2.6 ARM寄存器组成
2.7 ARM异常中断
本章的主要内容为：
2.8 ARM组织结构简介
2.9 ARM存储器接口及存储器层次
2.10 ARM协处理器
2.11 ARM片上总线AMBA
2.12 ARM的IO结构
2.13 基于ARM核的芯片选择
RISC组织结构比CISC结构有着显著的优点，主要表现在体 系结构及VLSI实现上：
硬连线的指令译码逻辑；
RISC指令集的简单性使得指令译码可以采取规则的 译码逻辑，CISC处理器使用大的微码ROM进行指令译 码，硬布线控制逻辑可以加快指令执行速度，减少微程 序码中的指令解释开销。
便于流水线执行；
1、ARM体系结构的基本版本
版本4。与版本3相比，版本4增加了下列指令 有符号、无符号的半字和有符号字节的load和store指令。 增加了T变种，处理器可以工作于Thumb状态，在该状态 下的指令集是16位的Thumb指令集。 增加了处理器的特权模式。在该模式下，使用的是用户 模式下的寄存器。 增加了T变种，处理器可工作在Thumb状态，增加了16位 Thumb指令集； 完善了软件中断SWI指令的功能； 把一些未使用的指令空间捕获为未定义指令 V4版架构是目前应用最广的ARM体系结构之一，ARM7、 ARM8、ARM9和StrongARM都采用该架构。
本章重点
1、计算机的两种体系架构是什么？各 自有什么特点？ARM7和ARM9各自采 用了什么架构？ 2、计算机的两种指令架构是什么？ ARM采用了哪种指令架构？为什么要 采用这种指令架构？ 3、ARM体系结构有哪些版本？ARM 处理器核有哪些系列？ 4、ARM有哪些工作状态？如何进行 状态切换？
1、ARM体系结构基本版本
版本2 ，该版架构对V1版进行了扩展，例如ARM2和 ARM3（V2a）架构。包含了对32位乘法指令和协处 理器指令的支持。 版本2a是版本2的变种，ARM3芯片采用了版本2a，是 第一片采用片上Cache的ARM处理器。 同样为26位寻址空间，寻址空间仍为：64MB。现在 已经废弃不再使用。 V2版架构与版本V1相比，增加了以下功能：
RISC指令集的简单性也使得流水线实现更加有效， CISC处理器即使有也只允许极少的连续指令间的重叠 （尽管它们现在允许）。
单周期执行；
CISC处理器执行一条指令一般需要多个时钟周期。
2.2 ARM体系结构不同版本的发展概述
1. 2. 3. 4.
ARM体系结构的基本版本 ARM体系结构的演变 ARM体系结构的命名规则 ARM处理器系列
嵌入式系统原理及应用教程
课号：0123305810-100 任课教师：栗华 sdlh@
第二章 ARM技术及ARM处理器简介
本章将对ARM技术进行全面论述，通过本章的学习， 使大家对ARM技术有个全面的了解和掌握，建立起以 ARM技术为基础的嵌入式系统应用和以ARM核为基础 的嵌入式SoC芯片设计的技术基础。
本章重点
5、ARM有哪7种工作模式？各自的用 途是什么？其中哪些是特权模式？哪 些是异常模式？ 6、ARM的三级流水和五级流水各有 什么样的结构？ARM9为什么比ARM7 具有更高的程序执行效率？
本章的主要内容为：
2.1 ARM体系结构的发展历史和技术特征
2.2 ARM体系结构不同版本的发展概述
2、计算机的两种体系结构
冯 · 诺依曼体系结构和哈佛体系结构
冯· 诺依曼体系结构模型
存储器
指令寄存器 控制器
程序 指令0 指令1 指令2 指令3 指令4
数据通道 输入
输出
数据 数据0 数据1 数据2
中央处理器
冯· 诺依曼体系的特点
1）数据与指令都存储在存储器中,程序执行效率不高 2）被大多数计算机所采用,简单 3）ARM7——冯诺依曼体系
（二）RISC体系结构 1980年，Patterson和Ditzel提出了RISC的设计思想。 RISC的中心思想是：精简指令集的复杂度，简化指 令实现的硬件设计，硬件只执行很有限的最常用的那部分 指令，大部分复杂的操作则由简单指令合成。 RISC思想大幅度提高了计算机的性能价格比,包括 ARM在内的商业化的RISC设计证明了这种思路的正确性。
80年代后期
1990
1990.11
90年代至今
1、ARM发展的历程
在ARM的发展历程中，ARM7将ARM体系结构扩展 到32位。因此，从ARM7开始，ARM核被普遍认可和 广泛使用。3级流水。40M主频。 1995年 StrongARM 问世 。5级流水，200M主频。 1997年，XScale是Intel公司生产的 第二代StrongARM 芯片。7级流水，600M主频。 1997年，ARM9（ARM9TDMI,ARM9E,出现，5级流 水，200M主频。 ARM10TDMI是ARM处理器核中的高端产品 ARM11是ARM家族中性能最强的一个系列
1、ARM体系结构的基本版本
V6 版架构是 2001 年发布的，首先在 2002 年春 季发布的 ARM11处理器中使用。在降低耗电量地同 时，还强化了图形处理性能。通过追加有效进行多 媒体处理的SIMD(Single Instruction, Multiple Data，单指令多数据 )功能，将语音及图像的处理 功能提高到了原型机的4倍。 此架构在V5版基础上增加了以下功能：
乘法和乘加指令； 支持协处理器操作指令； 快速中断模式； SWP/SWPB的最基本存储器与寄存器交换指令;
1、ARM体系结构的基本版本
版本3较以前的版本发生了大的变化 地址空间扩展到了 32位 (4GB)，但除了版本 3G外的其他 版本是向前兼容的，也支持26位的地址空间； 分开的当前程序状态寄存器 CPSR（Current Program Status Register） 和 备 份 的 程 序 状 态 寄 存 器 SPSR（ Saved Program Status Register），SPSR用于在程序异 常中断时保存被中断的程序状态； 增加了三种异常模式，使操作系统代码可以方便地使用 数据访问中止异常、指令预取中止异常和未定义指令异 常； 增加了 MRS 指令和 MSR 指令用于完成对 CPSR 和 SPSR 寄存器的读写。 修改了原来的从异常中返回的指令。
1、ARM体系结构基本版本
ARM体系结构从最初开发到现在有了很大的改进，并仍在 完善和发展。 为了清楚地表达每个ARM应用实例所使用的指令集，ARM 公司定义了6种主要的ARM指令集体系结构版本，以版本号 V1～V7表示。
版本1，本版本包括下列指令： 该版架构只在原型机ARM1出现过，只有26位的 寻址空间64MB，没有用于商业产品。 基于字节，字和多字的存储器访问操作指令 （Load/Store）； 子程序调用指令BL在内的跳转指令； 完成系统调用的软件中断指令SWI。
THUMBTM：35%代码压缩； DSP扩充：高性能定点DSP功能； JazelleTM：Java性能优化，可提高8倍； Media扩充：音/视频性能优化，可提高4倍
ARMv7定义了3种不同的处理器配臵（processor profiles）: Profile A是面向复杂、基于虚拟内存的OS和应用的 Profile R是针对实时系统的 Profile M是针对低成本应用的优化的微控制器的。 所有ARMv7 profiles实现Thumb-2技术，Thumb-2技术比纯32 位代码少使用31%的内存，降低了系统开销，同时却能够提 供比已有的基于Thumb技术的解决方案高出38%的性能表现。 同时还包括了NEON™技术的扩展提高DSP和多媒体处理吞吐 量400％ ，并提供浮点支持以满足下一代3D图形和游戏以及 传统嵌入式控制应用的需要。 NEON 技术是 ARM Cortex™-A 系列处理器的 128 位 SIMD （单指令，多数据）架构扩展，旨在为消费性多媒体应用程 序提供灵活、强大的加速功能，从而显著改善用户体验。它 具有 32 个寄存器，64 位宽（双倍视图为 16 个寄存器，128 位宽。）