ictesting开短路测试(openshort)

合集下载

TRI-518测试原理

TRI-518测试原理
• 如圖(3.22)所示,在IC上蓋一Sensor Plate,則IC
內Lead Frame與Sensor Plate之間會產生一微小 的電容效應,此時若在IC測試腳上輸入一300mV、 10KHz信號,則時信號透過此電容效應由Lead Frame Coupling 到Sensor Plate上,Sensor Plate 接收此信號經濾波及放大後送給系統作處理;若 此測試腳焊接不良(Solder Open),信號將無法傳 到Lead Frame,系統接收到的信號將趨近於零。
可通過測其DIODE來判定插反,空焊,漏件,開/短 路以及IC保護DIODE不良等情形, 但對IC內部 的電性不良則必須仰賴功能測試
TestJet測試原理(Lead Frame的電容效應)
• 如图(3.21)所示,IC之內部主要結構為晶片本
身(Die)、細小的金線(Bond Wire)、較粗的連接線 (Lead Frame)、以及外接焊腳的接點(Solder Joint)。
0V-10V可程式電壓源(Programmable Voltage)直 接加在二極體兩端,並輸入該二極體正向導通所 需電壓來測試
左图为二極體測試原理
齊納二極體(Zener Diode)測試原理
• 齊納二極體的測試原理是量測其崩潰電壓,
與二極體的差異性是在測試電壓源不同, 其電壓源為0V- -10V及0V- -48V可程式電壓 源兩種
齊納二極體測試原理
電晶體(Transistor)測試原理
• 對於電晶體測試需要三步驟(Step)測試,其中(1)B-E腳
(2)B-C腳測試是使用二極體測試方式(3)E-C腳使用Vcc的飽 和電壓值及截止電壓值的不同,來測試電晶體是否反插。 電晶體反插測試方法為:在電晶體的B-E腳及E-C腳兩端各 提供一個可程式電壓源,並測量出電晶體E-C腳正向的飽 和電壓值為Vce=0.2V左右,若該電晶體反插時,則Vce電 壓將會變成截止電壓,並大於0.2V,如此即可測出電晶體 反插的錯誤

ICT测试ICT维修培训

ICT测试ICT维修培训
ICT TEST
下一个共位
Pass
Failed
ICT维修人员
维修处理
将不良板条形码及不良原因输入至维修人员计算机
ICT HP3070维修人员
基本培训讲义
版本:日期:2003/4/3
GUO HUI YUN
ICT HP3070操作基本培训讲义
一.ICT HP3070机台介绍:
二.
ICT的HP3070是由美商AGILNET公司制造的电路板测试机台,操作系统为WIN2000或UNIX操作系统;
ICT不良判断方法举例
1.BGA判断:
2.
例1:Open 1 DEVICE:U15
Pin AB10 Node:MD-10
Measured:
35
判断方法:A:找出元件,目测有无Open或Flux粘在上面;
B:如无外观不良,查找其线路MD-10的元件,目测有无Open;
C:如无Open,找出任一元件的脚对地量其阻值,并与PASS板对比,如相差较小,判断它可能为误测;否则可判断为U15空焊;
注:如果TO内有接地GND的线路,可以直接从From线路对GND量比较方便;
原材不良的判断:
A.如例1,量出U15在PCB板上的PIN AB10与其对应测试点之间有阻值,则判断为PCB板原材不良;
B.
C.如例2,量出R532的第一脚或第二脚与其对应测试点之间有阻值,则判断为PCB原材不良;
D.
E.如例3,公共元件已拆,量出PCB仍OPEN,则判断为PCB原材不良;
板子变形不可测试,必须要请工程人员CHECK
机器不良勿自行修改或操作
十三.如何由打印机出来的不良报表分辨出机器或治具误测
十四.
常出现但重测就过了,表示有误测可能,也许治具及探针或测试程序设定有问题

ICT的基本工作原理

ICT的基本工作原理

ICT的基本工作原理1.开路及短路的测量原理ICT提供一个O.lmA的直流电流源测量两测试针点之间的阻抗值。

系统把两测试针点之间的阻抗值分为4组。

阻抗值区间会随测试参数上“开/短路范围”的设定而对应改变:(5,25,55)→(15,55,85)→(5,20,80)。

在短/开路学习时,会将测试针点之间阻抗小于25fl的点自动聚集成不同的短路群(shortgroups)。

需要学习的时间随着测量点数的增加而增加,自我学习时必须确定电路板是良好的,且要使测试针接触良好,否则学习到的数据可能是错误的。

开路测试(openTe。

t)时,在任一短路群(shortgroup)中任何两点的阻抗不得大于55fl,否则即是开路测试不良(openfail)。

短路测试(shorttest)时分为3种情况,若有以下其中之一的情况发生,则判定短路测试不良(shortfail):(1)在短路群中任何一点与非短路群中任一点的阻抗小于5Ω。

(2)不同短路群中任意两点的阻抗小于5Ω。

(3)非短路群中任意两点的阻抗小于5Ω。

2.电路隔离测试技术ICT使用一只高ADM485JRZ-REEL7输入电阻的集成运放(OA)在被测电路中适合的电路支点上施加等电势电压,从而去除由于电势不等造成的流过被测对象电流值变化,以实现精确测试。

(1)以电流源当信号源输入时,则在相接元件Z.的另一脚施加与高电位A等电势的电压,以防止电流流人与被测元件相接的旁路元件,确保测量的精准性。

此时隔离点的选择必须以和被洌元件高电位脚(高点)相接的旁路零件为选择范围。

(2)以电压源当信号源输入时,则在相接元件Z:的另一脚施加与低电位B等电势的电压,以防止与被测元件相接的元件所产生的电流流入,而增加测量的电流,影响测量的精准性。

此时隔离点的选择必须以和被测元件低电位脚(低点)相接的旁路元件为选择范围。

3.零件测试原理ICT采用固定直流电流源(电流已知)、交流电压源(频率已知,电压有效值已知)及可编程控制电压源,对电子零件进行测试,大致可以分为两种情况:“送电流(已知),量电压(测量得知)”与“送电压(已知),量电流(测量得知)”。

ICT测试说明报告

ICT测试说明报告

突波吸收器為濾波保護 性器件,缺件基本不影 響電路功能
圖示Βιβλιοθήκη C1 4.7uFC2 1KΩ
0.1uF
R2 R1
50Ω
ICT測試說明
不可測試項目說明:
項目
現象5
現象6
現象7
現象8
狀態 大電阻并大電容
小電阻并小電容 二極體并電感或跳線 二極體并小電阻
說明
R1为100kΩ的电阻同1mf
的电容C1并联,
当R小於45Ω以下时,二
Zc=1/(2*3.14*50*1*0.0 01)=3.18(容抗) Zr=100000Ω(阻抗) R1//C1=Zr*Zc/Zr+Zc=10 0000*3.18/(100000+3.1
釆用AC法,小电容呈现高 阻抗, 与大电阻并联小 电阻同理,小电容无法测.
如果D//J或D//L.则正反 向压降约为0. 这时, 二极管插反,漏件,無 法測試
极管插反或漏件均不可 测。其正反向所量到的 电压<V=I*R=0.7V。 则 二极管插反甚至漏件,所
8)=3.17
量到的结果不变。
大電阻無法準確測試出
Y 圖示
R1
R1 R1
Is Y C1
Is Y
Is Y
C1
J/L D
Is D
X
X
X
X
8 2019/11/23
開路測試 ( SHORT GROUP內的点与点之间進 行)
短路測試 ( 不在同一SHORT GROUPS的点与点 之間進行 )
ICT測試說明
零件測試原理說明:
項目 內容
電阻 阻值
電容 容值
電感 感值
二極體 順向電壓值
說明

电性不良分析方法

电性不良分析方法
所以我们在推掉某些BGA锡球的时候, 断裂面会出现很多部分黑色斑点, 这些黑
色斑点就是磷。
关于基材:
为什么镀金?
防止镍氧化
为什么镀镍?
如果不镀镍,只有铜,铜也会氧化,如果直接
在铜上镀金,金原子会短时间会渗透到铜原子,需
要一个阻隔层来防止,这层就是镍。
如果金镀的有问题,镍层会逐渐裸露氧化,会
无法形成IMC层,焊接会虚焊。
待续:
总量
100.00
2010-2-2 14:06:10
为什么IC的线路损伤是短路?
上图为 Sensor挑伤
的图片, 开短路测试
基本均短路
IC的一般结构介绍
锡焊原理:
锡焊, 锡金属或多种不同的金属原子或分子扩散和结合成一体的工艺方法。
IMC. Intermetallic compound (介面合金共化物), 锡焊就是在锡和被焊金属之间, 在
回路是否导通,如果模组封装中PCB线路断开,金线断开都会造成高阻开路.
晶圆厂芯片出厂前都会对每个Die
的所有电气性能进行探针(Probe)
测试, 所以对于封装厂来说, 一般
实际分析中不考虑IC本体的问题。
未打线铝PAD上的
探针测试痕迹
二极管档测试标志
Truly一些能测试开短路的工具:
度信MIPI HV910D,V9,开短路工装DTOS,万用表等。
时候会使用到一种次磷酸钠这种还原剂, 所以镍层中最终会含有7-10 %磷P 元素由
于磷P 元素不能参加反应, 只能逐渐渗析至IMC和镍层之间, 形成一个富磷层,
reflow时间越长, IMC越厚, 镍层参与的反应越多, 磷就渗析的越多, 富磷层聚集的
越厚, 富磷层本身结构强度很弱, 如果聚集过多会导致焊点强度减弱。

ic半导体测试基础(中文版)

ic半导体测试基础(中文版)

本章节我们来说说最基本的测试——开短路测试(Open-Short Test),说说测试的目的和方法。

一.测试目的Open-Short Test也称为ContinuityTest或Contact Test,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路。

测试时间的长短直接影响测试成本的高低,而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。

Open-Short测试能快速检测出DUT是否存在电性物理缺陷,如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。

另外,在测试开始阶段,Open-Short测试能及时告知测试机一些与测试配件有关的问题,如ProbeCard或器件的Socket没有正确的连接。

二.测试方法Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及,但是对大多数器件而言,它的测试方法及参数都是标准的,这些标准值会在稍后给出。

基于PMU的Open-Short测试是一种串行(Serial)静态的DC测试。

首先将器件包括电源和地的所有管脚拉低至“地”(即我们常说的清0),接着连接PMU到单个的DUT管脚,并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管(图3-1),一个正向的电流会流经连接到电源的二极管(图3-2),电流的大小在100uA到500uA之间就足够了。

大家知道,当电流流经二极管时,会在其P-N结上引起大约0.65V的压降,我们接下来去检测连接点的电压就可以知道结果了。

既然程序控制PMU去驱动电流,那么我们必须设置电压钳制,去限制Open管脚引起的电压。

Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到,它的测试结果将会是3V。

串行静态Open-Short测试的优点在于它使用的是DC测试,当一个失效(failure)发生时,其准确的电压测量值会被数据记录(datalog)真实地检测并显示出来,不管它是Open引起还是Short导致。

开关电源短路测试方法及测试标准科普

开关电源短路测试方法及测试标准科普一、什么是开关电源开关电源又称为开关电源适配器,是将交流电转换为直流电的一种电子装置。

它采用开关电压转换技术,在短时间内完成电能转换,具有效率高、体积小、重量轻等优点。

二、什么是开关电源短路测试开关电源短路测试是指在特定条件下,对开关电源进行短路负载测试。

通过该测试,可以检测开关电源在短路情况下的工作稳定性、输出电压稳定性以及短路保护功能。

三、开关电源短路测试方法1.准备工作在进行开关电源短路测试之前,需要准备以下工作:-开关电源适配器-电流表或电压表-开关电源测试线-短路负载电阻2.连接测试线首先,将电流表或电压表与开关电源适配器正确连接。

根据测试需要,选择合适的测试线,将其连接到开关电源输出端口和短路负载电阻上。

3.设置电流与电压根据测试要求,设置开关电源的输出电流或电压。

通常情况下,测试时会根据电源的额定输出电流或电压进行设置,以保证测试的准确性。

4.施加短路负载在设置好的输出电流或电压下,将短路负载电阻连接到开关电源的输出端口。

确保短路负载电阻的额定功率适用于测试电源的额定功率,以避免过载情况的发生。

5.测试结果记录与分析开启开关电源,并观察测试结果。

通过记录输出电流或电压的数值,并与开关电源的额定数值进行比较,可以评估开关电源在短路情况下的性能表现。

四、开关电源短路测试的标准1.短路保护开关电源短路测试的主要目的是检测开关电源的短路保护功能,即在短路负载情况下,电源能够迅速切断输出电流,并保护电源设备不受损。

通常情况下,开关电源的短路保护时限应在2秒以内。

2.输出电压稳定性开关电源的输出电压稳定性是指在短路情况下,输出电压的波动范围。

一般来说,开关电源的输出电压稳定性应在±5%的范围内。

3.过载保护开关电源的过载保护功能是指在超过额定输出电流或功率时,电源设备能够自动切断输出电流或功率,以保护电源及其连接的设备。

一般来说,开关电源的过载保护时限应在3秒以内。

Open short测试

;input voltage ;VOH VOL ;VREF VT voltage ;IOH IOL
PAT CREATE CHANNEL 1-2 /T1 ! HH /T1 ! H1 /T1 ! 1H PATEND TEST 200 MEAS LPAT
;start create pattern ;Selection channel 1-2 ;signal pin to GND short test ;check pin to pin short
Program
Preliminary
C©opCyroigphytrig2h0t0920©08PPSSTSTSCCOORRPPOORRAATITOIONN
Test Engineering Team
Seminar
Program
Preliminary
C©opCyroigphytrig2h0t0920©08PPSSTSTSCCOORRPPOORRAATITOIONN
ISVM UDC= -200.00UA R800UA M8V 2.0V -2.0V
LIMIT UDC= -0.3V -0.9V
MULTIPLE DUT SINGLE
;Start: One DUT at a time
MCON= VS1
;UDC connect VS1
CAT=18
TEST 300
MEAS UDC
开尔文连接点,提高精度 3: Range Settings
不同的Rang对应不同的范围 4: Limit Settings
要小于测量范围 5: Clamp Settings
保护作用,不可忽略
Test Engineering Team
Seminar
Pin Electronics card 说明

OPEN-SHORT原理

SMT短斷路測試
主講:王耀鑫
OUTLINE
• • • •
目的 原理 硬體 測試流程
• 目的
– 短路不良(SHORT NG):在開路測試時, 原本相鄰兩PIN阻抗理論值為無限大,因 為雜值、FPC不良或SMT不良,導致阻抗 降低 – 開路不良(OPEN NG): 在短路測試時, 原本相連的兩PIN阻抗理論值為0,因為 雜值、FPC不良或SMT不良,導致阻抗變 大
硬體實現
89C51RD2
臨界電阻 選擇電路
FPC PIN SELECT 電壓比較 器電路
SMT-EXT
SMT-EXT
SMT-EXT
W27C512 WMC1602M
SMT-MB
• • • •
89C51RD2:負責各單元的控制 W27C512:程式記憶體 WMC1602M:顯示各項訊息 臨界電阻選擇電路:提供各項臨界電阻供 使用者選擇 • 電壓比較器電路:輸出臨界值比較後之結 果 • FPC PIN SELECT:可任意選擇FPC的兩腳 接於R+及R-
• OPEN測試:假設臨界電阻為1MΩ, 當待測試的兩PIN為開路時,則待測電 壓約為0V,小於參考電壓,故輸出為 0V。若兩PIN阻抗小於1MΩ,則輸出 為5V,表示短路。
• SHORT測試:假設臨界電阻為10Ω, 當待測試的兩PIN為短路時,則待測電 壓約為5V,大於參考電壓,故輸出為 5V。若兩PIN阻抗大於10Ω,則輸出為 0V,表示斷路。
• SMT-EXT
– 內建60組PHOTO RELAY,利用多工器 可任意選擇FPC之腳位給R+ 或R– SMT-MB可外掛3組SMT-EXT卡,故FPC 最多可測試至90 PIN。 – SMT-EXT輸出連接器為30PIN,故最多 會有3條30PIN的排線連至治具端

ict测试开短路标准

ICT测试开短路标准一、测试设备准备1. 准备好测试所需的ICT测试设备,包括测试仪器、测试夹具、测试软件等。

2. 对测试设备进行检查和校准,确保设备的准确性和可靠性。

二、测试环境要求1. 确保测试环境干净整洁,无干扰和噪音。

2. 控制好温度和湿度,保证测试结果的稳定性和可靠性。

三、测试样品准备1. 准备好需要测试的样品,确保样品的质量和数量满足测试要求。

2. 对样品进行预处理,如清洁、烘干、拆解等。

四、测试方法及步骤1. 根据产品的规格和要求,设置好测试参数和测试条件。

2. 按照测试流程进行测试,如连接测试夹具、启动测试软件、记录测试数据等。

3. 在测试过程中,注意观察测试数据的变化和异常情况。

五、测试数据记录与分析1. 记录测试数据,包括开路和短路测试的数据。

2. 对测试数据进行整理和分析,得出测试结果。

3. 将测试结果与标准值进行比较,判断样品是否符合要求。

六、异常处理及报告1. 如果在测试过程中出现异常情况,应立即停止测试,检查设备和样品是否有问题。

2. 如果测试结果不符合要求,应重新进行测试,并对不合格的样品进行处理和记录。

3. 将异常情况和测试结果及时报告给相关人员。

七、测试报告撰写1. 根据测试数据和分析结果,撰写测试报告。

2. 测试报告应包括测试时间、测试人员、样品信息、测试数据、结论等。

3. 将测试报告提交给相关人员进行审核和批准。

八、测试结果审核与批准1. 相关人员对测试报告进行审核,确认测试结果的准确性和可靠性。

2. 如果审核通过,即可根据测试结果做出相应的决策和处理方案。

如果审核未通过,则需要重新进行测试或对样品进行处理。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

ictesting开短路测试(openshort)
开短路测试(openshort)
开短路测试(open_short_test)又叫continuity test 或contact test,它是一种非常快速发现芯片的各个引脚间的是否有短路,及在芯片封装时是否missing bond wires.通常都会被放测试程序的最前面.它还能发现测试时接触是否良好,探针卡或测试座是否有问题.
x-D t b%}:j-
开短路测试的测试原理比较简单,分open_short_to_VDD 测试和open_short_to_VSS测试.一般来说芯片的每个引角都有泄放或说保护电路,是两个首尾相接的二极管,一端接VDD,
一端接VSS。

信号是从两个二极管的接点进来.测试时,先把芯片的VDD引脚接0伏(或接地),再给每个芯片引脚供给一个100uA到500uA从测试机到芯片的电流,电流会经上端二极管流向VDD(0伏),然后测引脚的电压,正常的值应该是一个二极管的偏差电压0.7伏左右,我们一般设上限为1.5伏,下限为0.2伏,大于1.5伏判断为openfail,小于0.2伏判断为shortfail.这就是open_short_to_VDD测试.
M c9g2s x }#e K F v:B,v P4W/o.J
open_short_to_VSS测试的原理基本相同.同样把先VDD接0伏,然后再给一个芯片到测试的电流,电流由VSS经下端二级管流向测试机.然后测引脚的电压,同样正常的值应该是一个二极管的偏差电压0.7伏左右,只是电压方向相反,上限还是为1.5伏,下限为0.2伏,大于1.5伏判断为openfail,小于0.2伏判断为shortfail.这就是open_short_to_VSS测试.
G+{ zS Z g
5u w s V r)^ y数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL所以对测试机里的测试器件来说,只要能给电流测电压的器件都能做开短路测试.只是精度有差异,效率有高低.。

相关文档
最新文档