主板信号讲解与汇总
电脑主板线路图信号解释
I 热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。ICH9将不等待来自处理器的准予停止的信号返回便进入S5状态。 SLP_S3# O S3 休眠控制信号: SLP_S3# 是电源层控制。
注释: 1. 在正常的三个RTC时钟周期里南桥使电源完全复位并生成完整的PLTRST#信号输出，PWROK必须是最小值处于无效状态。
PWROK必须无假信号，即使RSMRST#是低电平。
控制LINK电源正常信号:当CLPWROK有效时，表示从电源到控制LINK子系统（北桥、南桥等）是稳定的以及通知南桥使CL_RST#无效直到北桥收到这个信号在PWROK有效之后CLPWROK不许有效。
在桌面平台上这个信号能转换成为GPIO信号，这时它就不支持Intel AMT或者ASF。 BATLOW# (仅用于笔记本电脑) / TP0 (仅用于桌面电脑) I 电池低信号: 这个输入信号来自于笔记本电脑的电池组，当电池电量不足以维持系统发出一个信号。该信号有效时它会阻止系统从S3、S4、S5唤醒，也能引起一个SMI# 信号有效。 DPRSLPVR (仅用于笔记本电脑) / GPIO16 O 更深层睡眠-稳压信号:这个信号用于VRM在C4状态下将电压降到更低。当这个信号为高电平，稳压器输出更低的深睡眠电压。该信号为低电平时（默认值为低电平），稳压器输出正常的电压。（稳压器指VRM） DPRSTP# (仅用于笔记本电脑) / TP1 (仅用于桌面电脑) O 深度停机信号:这是DPRSLPVR信号的一个复制，低电平有效。在这1ms内PLT_RST#为低,而正是由于这1ms的低有效,系统才识别到PLT_RST#.该信号会对SIO,FWH,LAN,G(MCH),IDE,TPM等进行reset的动作.也就是说如果该信号异常,这些device都没办法被激活.该信号发出后立刻就会发出PCI_3S_RST#,可以当做是作用相似的第二次reset。
电脑主板上一些常见的信号英文缩写
PM_SLP_S5# S5状态信号 南桥发到EC的开关信号
LID_SW# 待机信号
PBTN_OUT# EC发给南桥的开机信号
FAN_SPEED1 风扇控制信号
NO_ASM 是表示没有安装的意思。
B+指系统供电电压的电源，是隔离电路后的主供电
IMVP_PWRGD是指CPU供电正常。
PM_PWROK是指除CPU供电以外的其它供电正常
VR_ON是VCORE芯片的开启信号
S5--ON 和MAINON S5状态ON开启信号， MAIN主工作ON 开启信号
AUX一般指辅助，延伸电压。一般都是触发后才有的
+3VS 是 +3V SYSTEM 的缩写，代表３Ｖ的系统电压，就是主电压，基本上各芯片都会用到，在上电时序里通常比较靠后才开启，在Ｓ３，Ｓ４，Ｓ５状态时关闭。
+3VSUS 是+3V SUSPEND的缩写，除了Ｓ５以外都开启的电压。机器从ＳＵＳＰＥＮＤ状态唤醒就靠它了。
ACIN 电源电压检测信号
EC_RSMRST EC复信信号
EC_LID_OUT# 待机信号
EC_PWROK PG信号 一般发给南桥
BKOFF# 背光开启信号
WL_OFF# 无线开启信号
MEDIA_LED 音乐播放器快捷键
SATA_LED# SATA硬盘指示灯信号
IDE_LED# IDE硬盘指示信号
EC_SMB_CK[2:1] EC系统管理总线时钟
EC_SMB_CK[2:1] EC系统管理总线数据 `
＋ＶＣＣＰ是VCC PRIMARY的缩写，作用跟+3VS类似，不同的命名而已。
pwrbtn信号分析
电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN#
PWRBTN 主板上电时的一个信号，即电脑开关就是这个信号，在电脑接通电源的时候，
3VSB或5VSB通过一个4.7K或8.2K等的电阻给该信号提供上拉，所以在接通电源时该信号的电压是3.3V或5V的高电平，
而按下开关的时候该信号变为0V低电平（开关的另一端是接地的，按下开关时就是把PWRBTN信号接到地上了），
然后松开开关PWRBTN又回到3.3V或5V的高电平。
这一高低高的变化信号会送给IO或南桥或其它专门的开机复位芯片（有些中间会有一些电阻或门芯片中转一下）
IO或南桥或其它专门的开机复位芯片收到这一个方波信号后（在其它工作条件正常的情况下）就会发出下一步的工作信号（IO_PWRBTN)
IO_PWRBTN 就是IO收到开关信号后发出的一个同PWRBTN#一样的高低高变化的方波信号，这个信号送给南桥通知南桥开机
PWRBTN#及IO_PWRBTN#这个名称并不是唯一的在不同的电图图上标示的可能不一样，仅供参考!
PWRBTN#信号波形
PWRBTN#与IO_PWRBTN#波形关系。
主板信号
主板上各种信号说明一2007年08月26日星期日 13:20六、LAN LINK接口信号说明1. LAN_CLK I Lan I/F Clock（网络时钟）这个信号由Lann Chipset驱动输出，它的频率范围在5~50Mhz。
2. LAN_RXD[2:0] I Received Data（接收数据）这些信号是由Lan Chipset驱动输出到南桥。
n3. LAN_TXD[2:0] O Transmit Data（传输数据）这些信号是南桥驱动输出到Lan Chipset。
n4. LAN_RSTSYNC O Lan Reset（Lan Chip 复位信号）七、EEPROM 接口信号说明1. EE_SHCLK O EEPROM Shift Clock（EEPROM时钟）n 这个信号由南桥驱动输出到EEPROM。
2. EE_DIN I EEPROM Data In（EEPROM数据输入）这个信号是由EEPROM传数据到南桥。
n3. EE_DOUT O EEPROM Data Out（EEPROM数据输出） n 这个信号是由南桥传数据到EEPROM。
4. EE_CS O EEPROM Chip Select（片选信号）当这个信号有效时EEPROM被选择。
n八、PCI接口信号说明1. AD[31:0] I/O Address Data Bus（地址数据总线）n 是用来传送起始地址。
在内存或组态的交易期间，此地址的分辨率是一个双字组(Double Word)(即地址可被四整除)，在读取或写入的交易期间，它是一个字节特定地址。
2. PAR I/O Parity Signal（同位信号）n 在地址阶段完成后一个频率，或是所有写入交易的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。
所有读取交易的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也会被目前所寻址的Target驱动。
主板RESET信号介绍
主板上電時序
POST: Power On Self Test, 即主板開機自檢過程.主要任務是用來測試安裝於主機板上的各種硬體,如偵測到有硬體錯誤,即會依主機板廠商設計發出警示聲,或是產生Post Error Code輸出至位址Port 80H HA HD DMI LPC
RESET相關信號
PWRBTN#: (Power Button) 電源按鈕, 如果系統處在睡眠狀態,那麼按下此按鈕後將會喚醒系統(開機). 此信號如果按下超過4S, 將會無條件進入S5狀態.
RESET相關信號
NOTES: 除非Cleared CMOS, 當RTC電源OK後,此信號必須保持高電平. 如果主板上RTC電池漏裝或NG, RTCRST#信號必須在RSMRST#之前至high.
PWROK_3V
PWRGD_PS
ATX_PSON#
RSMRSH_PLTRST#
PIDE_PRST#
PCIE_RST_SLOT#
PCIE_RST_SLOT#
PCI_RST_SLOT#
PCI_RST_SLOT#
CPUPWRGD#
ICH_PLTRST#
CPURESET#
RESET相關信號
VRMPWRGD:(VRM Power Good) 此信號為VCORE電源管理芯片發出, 以通知南橋CPU VCORE電壓已經穩定.
RESET相關信號
SYSRESET#: (System Reset) 系統RESET信號, 當此信號被拉低時系統將被直接Reset. 在被reset之前,系統將會等待25ms ±2ms 讓SMBus 空閒.
笔记本主板信号详解
一 主板各芯片的功能及名词解释主板芯片组（chipset ）(pciset) ：分为南桥和北桥：分为南桥和北桥南桥（主外）：即系统I/O 芯片（SI/O ）：主要管理中低速外部设备；集成了中断控制器、DMA 控制器。
功能如下：功能如下：PCI 、ISA 与IDE 之间的通道。
之间的通道。
PS/2鼠标控制。
（间接属南桥管理，直接属I/O 管理）管理） KB 控制（keyboard ）。
(键盘) USB 控制。
（通用串行总线）控制。
（通用串行总线） SYSTEM SYSTEM CLOCK CLOCK 系统时钟控制。
系统时钟控制。
I/O 芯片控制。
芯片控制。
ISA 总线。
总线。
IRQ 控制。
（中断请求）控制。
（中断请求） DMA 控制。
（直接存取）控制。
（直接存取） RTC 控制。
控制。
IDE 的控制。
的控制。
南桥的连接：南桥的连接： ISA ISA——PCI CPU CPU——外设之间的桥梁外设之间的桥梁 内存—外存外存北桥（主内）：系统控制芯片，主要负责CPU 与内存、CPU 与AGP 之间的通信。
掌控项目多为高速设备，如：CPU 、Host Host Bus Bus 。
后期北桥集成了内存控制器、Cache 高速控制器；功能如下：高速控制器；功能如下： CPU 与内存之间的交流。
与内存之间的交流。
Cache 控制。
控制。
AGP 控制（图形加速端口）控制（图形加速端口） PCI 总线的控制。
总线的控制。
CPU 与外设之间的交流。
与外设之间的交流。
支持内存的种类及最大容量的控制。
（标示出主板的档次）内存控制器：决定是否读内存（高档板集成于北桥）。
586FX 82438FX VX 82438VX Cache ：高速缓冲存储器。
：高速缓冲存储器。
（1）、high high——speed 高速高速 （2）、容量小）、容量小主要用于CPU 与内存北桥之间加速（坏时死机，把高速缓冲关掉）CPU Cache 内 存 I/O 芯片input/output ，（局部I/O ）。
主板信号走向(全)
下面解释信号标识的含义。
(1)ADS#：CPU地址选通信号，低电平有效。
地址选通信号，就是好像我们出行一样，有几条路可供选择，具体选择走哪一条，在CPU与北桥之间的地址线是单向传输的。
(2)DBSY#：FSB总线忙信号，高电平表示总线不忙，低电平表示总线忙。
总线忙表示地址线上正在传输信号。
(3)FRAME#：PCI帧周期信号，低电平表示PCI总线启动工作，高电平表示PCI总线没有工作。
(4)IRDY#：主设备淮备好信号，低电平有效。
主设备就绪信号和从设备就绪信号，从北桥到南桥传输数据的时候，以北桥为主，南桥为从；如果南桥到北桥传输数据的时候，南桥为主，北桥为从。
(5)CS#：片选信号。
低电平选中，高电平没有选中。
(6)A0一A31：地址线单向传输；D0一D63数据线双向传输。
A0一A31和D0一D63这些地址线和数据线一条都不能断路和短路，否则都会导致不能正常传输地址和数据，使得机器不能点亮。
(7)WE#：写允许信号，低电平表示可写，高电平表示只读。
(8)0E#：数据允许输出，低电平表示允许，高电平不允许，发给CPU让CPU执行相当指令。
2．CPU寻址过程详解在硬启动过程中，CPURST复位信号发出后并保持一定时间的低电平。
当供电已经稳定后，才撤去RESET低电平，保持高电平，CPU开始工作，硬启动完成，开始进行软启动，运行BIOS中的POST自检程序。
(1) CPU与北桥POST首先检查芯片、一级缓存和二级缓存是否正常工作。
无异常情况下，CPU会通过接口电路的DBSY#信号线检查FSB前端总线是否繁忙。
当DBSY#为低电平时表示FSB总线繁忙，只有繁忙解除，CPU才进行下一步工作；当DBSY#为高电平时表示FSB总线不繁忙，CPU会通过ADS#地址通信线告诉北桥我要发送数据了；当北桥接到这个信号后，如果自身完好并己准各好时，北桥会发一个低电平给CPU，向CPU表明我已经准备好，可以接收数据了，这时CPU才会通过A31一A0发送FFFOH地址信号，它是BIOS内的一条转移指令。
ASUS工厂资料-主机板信号讲解
這個訊號用於設定GTL Bus的參考電壓，這個訊號一般被設為Vcc電壓的三 分之二。 18. IGNNE# I Ignore Numeric Error（忽略數值錯誤）
這個訊號為一ICH輸出至CPU的訊號。當CPU出現浮點運算錯誤時需要此訊 號回應CPU。IGNNE#為Low時，CPU會忽略任何已發生但尚未處理的不可 遮蔽的浮點運算錯誤。但若IGNNE#為High時，又有錯誤存在時，若下一個 浮點指令是FINIT、FCLEX、FSAVE等浮點指令中之一時，CPU會繼續執 行這個浮點指令但若指令不是上述指令時CPU會停止執行而等待外部中斷 來處理這個錯誤。
這個訊號為一由ICH輸出對CPU提出中斷要求的訊號，週邊設備需 要處理資料時，對中斷控制器提出中斷要求，當CPU偵測到INTR 為High時，CPU先完成正在執行的匯流排周期，然後才開始處理 INTR中斷要求。
10
Confidential
Document
21. PROCHOT#
I/O
Processor Hot（CPU過溫指示）
2
3.
ADS#
I/O
Address Strobe（地址選通）
當這個信號被宣稱時說明在地址信號上的數據是有效的。在一個新 的交易中，所有Bus上的信號都在監控ADS#是否有效，一但ADS# 有效，它們將會作一些相應的動作，如：奇偶檢查、協義檢查、地 址解碼等操作。 4. ADSTB[1:0]# I/O Address Strobes
這些訊號由CPU接到NB（北橋），當總線擁有者開始一個新的交 易時，由它來定義交易的命令。
11
Confidential
Document
23. RESET#
I
Reset（重置訊號）
电脑主板工作信号名词解释集合
电脑主板工作信号名词解释集合电脑主板工作信号名词解释之RSMRST# (2)电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN# (3)电脑主板工作信号名词解释之SLP_S3# SLP_S5#及SUSB# SUSC# (4)电脑主板工作信号名词解释之PSON# (5)电脑主板工作信号名词解释之VCORE_EN VTT_PWRGD (5)电脑主板工作信号名词解释之PWROK SB_PWROK NB_PWROK (7)电脑主板工作信号名词解释之RSMRST#RSMRST# IO芯片的准备好信号，就是IO的供电3VSB,BATT正常后IO就会送出该信号RSMRST#正常后IO芯片才会正常工作，所以在修不触发的板子时，这是一个关键测试点该信号在电脑接通电源后就应该一直保持在3V左右的高电平该信号一般是3VSB经过一个K级以上电阻提供上拉，常见的4.7K，8.2K等如果该信号没有或偏低，需检查其上拉电阻，有时主板该信号会连着网卡芯片，所以此信号不正常时需拆掉网卡芯片看是否是网卡芯片把它拉低了，然后就是更换IO芯片，然后就是南桥了，有部分主板（SIS芯片组的最常见）RSMRST#信号同时也会送给北桥，如华硕的P5SD2-A P5SD2-VM等电脑主板工作信号名词解释之RTCRST# BATOK# SYSRST#RTCRST# BATOK# SYSRST# 这几个信号其实就是同一个信号，只是在不同的芯片组中表示的不一样RTCRST#一般在INTEL芯片组及NVIDIA芯片组的电路图中标识（有些地方标识的RTC_RST#）BATOK#一般在SIS芯片组的电路图中标识SYSRST#一般在AMD芯片组的电路图中标识这些信号一般可以理解为CMOS跳线电压准备好，如BATOK#就很好理解，BAT代表CMOS电池电压，OK那就是准备好了的意思，连起来就是CMOS电池电压准备好这些信号大部分是从CMOS跳线的中间一针直接连着南桥给南桥提供最基本的供电，使南桥的32.768晶振起振，不过也有少数主板会经过一些电阻再接到南桥我们都知道32.768晶振不起振电脑就不能开机（部分主板可以开机），所以这个RTCRST# BATOK# S YSRST# 不正常时就会影响到开机，造成不能触发另外像图中那个双二极管会经常损坏，造成CMOS不能保存的问题RTCRST#简易图示电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN#PWRBTN 主板上电时的一个信号，即电脑开关就是这个信号，在电脑接通电源的时候，3VSB或5VSB通过一个4.7K或8.2K等的电阻给该信号提供上拉，所以在接通电源时该信号的电压是3. 3V或5V的高电平，而按下开关的时候该信号变为0V低电平（开关的另一端是接地的，按下开关时就是把PWRBTN信号接到地上了），然后松开开关PWRBTN又回到3.3V或5V的高电平。
主板信号说明
首先说ALW,它的英文全称是Alway,意思是总是，如+5V ALW,它用在当电源插上后，这个电压就应该都有的，所以我们在插上电源后，只有是ALW，不管是3V ALW,还是5V ALW，只要是ALW，都应该有它相应的电压，它是给开机电路用的，如EC等其次是SUS，它的英文全称是Suspend,意思是延缓，挂起的意思，如+3VSUS（SLP_S5# CTRLD POWER这些将在上电时序中讲解）它的电压产生实在ALW的电压后面，当接收到SUS_on控制电压后就会产生此一系列的电压，此电压不是主要供给电压，只是为下一步的电压产生提供铺垫，但不代表这电压不重要，没有SUS电压，后面的电压就不会产生。
再次是RUN电压，RUN电压没有缩写，它的意思就是跑、运行的意思，这个才是南北桥工作的主要电压，当然南北桥也需要SUS电压。
系统真正运行的话就需要RUN电压正常，如果RUN电压不稳定会造成主板的不稳定。
PLTRST#总复位信号: PLTRST#是Intel® ICH9整个平台的总复位(如：I/O、BIOS芯片、网卡、北桥等等)。
在加电期间及当S/W信号通过复位控制寄存器（I/O 寄存器CF9h）初始化一个硬复位序列时ICH9确定PLTRST#的状态。
在PWROK和VRMPWRGD为高电平之后ICH9 驱动PLTRST#最少1毫秒是无效的。
当初始化通过复位控制寄存器(I/O 寄存器CF9h)时ICH9驱动PLTRST#至少1毫秒是有效的。
注释: 只有VccSus3_3正常时PLTRST#这个信号才起作用.THRM# 热报警信号:激活THRM#为低电平信号使外部硬件去产生一个SMI#或者SCI 信号THRMTRIP# 热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。
ICH9将不等待来自处理器的准予停止的信号返回便进入S5状态。
SLP_S3#S3 休眠控制信号: SLP_S3# 是电源层控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录一、CPU接口信号说明二、VGA接口信号说明三、AGP接口信号说明四、Memory 接口信号说明五、HUB 接口信号说明六、LAN LINK接口信号说明七、EEPROM 接口信号说明八、PCI接口信号说明九、Serial ATA接口信号说明十、IDE 接口信号说明十一、LPC接口信号说明十二、USB 接口信号说明十三、SMBus接口信号说明十四、AC-Link接口信号说明十五、FDC接口信号说明十六、Parallel Port 接口信号说明十七、Serial Port 接口数据说明一、CPU接口信号说明1.A[31:3]# (I/O) Address（地址总线）这组地址信号定义了CPU的最大内存寻址空间为4GB。
在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型。
2.A20M# (I) Adress-20 Mask（地址位20屏蔽）此信号由ICH（南桥）输出至CPU的信号。
它是让CPU在Real Mode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。
3.ADS# (I/O) Address Strobe（地址选通）当这个信号被宣称时说明在地址信号上的数据是有效的。
在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一但ADS#有效，它们将会作一些相应的动作，如：奇偶检查、协义检查、地址译码等操作。
4.ADSTB[1:0]# (I/O) Address Strobes这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。
相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。
5.AP[1:0]# (I/O) Address Parity（地址奇偶校验）这两个信号主要用对地址总线的数据进行奇偶校验。
6.BCLK[1:0] (I) Bus Clock（总线时钟）这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。
7.BNR# (I/O) Block Next Request（下一块请求）这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。
8.BPRI# (I) Bus Priority Request（总线优先权请求）这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin 。
当BPRI#有效时，所有其它的设备都要停止发出新的请求，除非这个请求正在被锁定。
总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。
9.BSEL[1:0] (I/O) Bus Select（总线选择）这两组信号主要用于选择CPU所需的频率，下表定义了所选的频率：10.D[63:0]# (I/O) Data（数据总线）这些信号线是数据总线主要负责传输数据。
它们提供了CPU与NB（北桥）之间64 Bit的通道。
只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据。
11.DBI[3:0]# (I/O) Data Bus Inversion（数据总线倒置）这些信号主要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。
这四个信号每个各负责16个数据总线，见下表：12.DBSY# (I/O) Data Bus Busy（数据总线忙）当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙。
当DBSY#为High时，数据总线被释放。
13.DP[3:0]# (I/O) Data Parity（数据奇偶校验）这四个信号主要用于对数据总在线的数据进行奇偶校验。
14.DRDY# (I/O) Data Ready（数据准备）当DRDY#为Low时，指示当前数据总在线的数据是有效的，若为High时，则总在线的数据为无效。
15.DSTBN[3:0]# (I/O) Data StrobeData strobe used to latch in D[63:0]# :16.DSTBP[3:0]# (I/O) Data StrobeData strobe used to latch inn D[63:0]# :17.FERR# (O) Floating Point Error（浮点错误）这个信号为一CPU输出至ICH（南桥）的信号。
当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被CPU驱动为Low。
18.GTLREF (I) GTL Reference（GTL参考电压）这个信号用于设定GTLn Bus的参考电压，这个信号一般被设为Vcc电压的三分之二。
19.IGNNE# (I) Ignore Numeric Error（忽略数值错误）这个信号为一ICH输出至CPU的信号。
当CPU出现浮点运算错误时需要此信号响应CPU。
IGNNE#为Low时，CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。
但若IGNNE#为High时，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，CPU会继续执行这个浮点指令但若指令不是上述指令时CPU 会停止执行而等待外部中断来处理这个错误。
20.INIT# (I) Initialization（初始化）这个信号为一由ICH输出至CPU的信号，与Reset功能上非常类似，但与Reset 不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。
但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被无效化了。
INIT＃另一点与Reset不同的是CPU必须等到在指令与指令之间的空档才会被确认，而使CPU进入启始状态。
21.INTR (I) Processor Interrupt（可遮蔽式中断）这个信号为一由ICH输出对CPU提出中断要求的信号，外围设备需要处理数据时，对中断控制器提出中断要求，当CPU侦测到INTR为High时，CPU先完成正在执行的总线周期，然后才开始处理INTR中断要求。
22.PROCHOT# (I/O) Processor Hot（CPU过温指示）当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时，这个信号将会变Low，相应的CPU的温度控制电路就会动作。
23.PWRGOOD (I) Power Good（电源OK）这个信号通常由ICH（南桥）发给CPU，来告诉CPU电源已OK，若这个信号没有供到CPU，CPU将不能动作。
24.REQ[4:0]# (I/O) Command Request（命令请求）这些信号由CPU接到NB（北桥），当总线拥有者开始一个新的交易时，由它来定义交易的命令。
25.RESET# (I) Reset（重置信号）当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第一个指令。
CPU内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换高速缓存）当重置发生时内部数据全部都变成无效。
26.RS[2:0]# (I) Response Status（响应状态）这些信号由响应方来驱动，具体含义请看下表：27.STKOCC# (O) Socket Occupied（CPU插入）这个信号一般由CPU拉到地，在主机板上的作用主要是来告诉主机板CPU是不是第一次插入。
若是第一次插入它会让你进CMOS对CPU进行重新设定。
28.SMI＃(I) System Management Interrupt（系统管理中断）此信号为一由ICH输出至CPU的信号，当CPU侦测到SMI#为Low时，即进入SMM模式（系统管理模式）并到SMRAM（System Management RAM）中读取SMI＃处理程序，当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉，必需等到CPU执行RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被CPU认可。
30.STPCLK# (I) Stop Clock（停止时钟）当CPU进入省电模式时，ICH（南桥）将发出这个信号给CPU，让它把它的Clock 停止。
31.TRDY# (I/O) Target Ready（目标准备）当TRDY#为Low时，表示目标已经准备好，可以接收数据。
当为High时，Target 没有准备好。
32.VID[4:0] (O) V oltage ID（电压识别）这些讯号主要用于设定CPU的工作电压，在主机板中这些信号必须被提升到最高3V。
二、VGA接口信号说明1.HSYNC (O) CRT Horizontal Synchronization（水平同步信号）这个信号主要提供CRT水平扫描的信号。
2.VSYNC (O) CRT Vertical Synchronization（垂直同步信号）这个信号主要提供CRT垂直扫描的信号。
3.RED (O) RED analog video output（红色模拟信号输出）这个信号主要为CRT提供红基色模拟视频信号。
4.GREEN (O) Green analog video output（绿色模拟信号输出）这个信号主要为CRT提供绿基色模拟视频信号。
5.BLUE (O) Blue analog video output（蓝色模拟信号输出）这个信号主要为CRT提供蓝基色模拟视频信号。
6.REFSET (I) Resistor Set（电阻设置）这个信号将会连接一颗电阻到地，主要用于内部颜色调色板DAC。
这颗电阻的阻值一般为169奥姆，精度为1％。
7.DDCA_CLK (I/O) Analog DDC Clock这个信号连接NB（北桥）与显示器，这个Clock属于I²C接口，它与DDCA_DATA组合使用，用于读取显示器的数据。
8.DDCA_DA TA (I/O) Analog DDC Clock这个信号连接NB（北桥）与显示器，这个Data与Clock 一样也属于I²C接口，它与DDCA_CLK组合使用，用于读取显示器的数据。
三、AGP接口信号说明1.GPIPE# (I/O) Pipelined Read（流水线读）这个信号由当前的Master来执行，它可以使用在AGP 2.0模式，但不能在AGP 3.0的规范使用。
在AGP 3.0的规范中这个信号由DBI_HI（Dynamic Bus Inversion HI）代替。