主板RESET信号介绍
电脑主板线路图信号解释
I 热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。ICH9将不等待来自处理器的准予停止的信号返回便进入S5状态。 SLP_S3# O S3 休眠控制信号: SLP_S3# 是电源层控制。
注释: 1. 在正常的三个RTC时钟周期里南桥使电源完全复位并生成完整的PLTRST#信号输出，PWROK必须是最小值处于无效状态。
PWROK必须无假信号，即使RSMRST#是低电平。
控制LINK电源正常信号:当CLPWROK有效时，表示从电源到控制LINK子系统（北桥、南桥等）是稳定的以及通知南桥使CL_RST#无效直到北桥收到这个信号在PWROK有效之后CLPWROK不许有效。
在桌面平台上这个信号能转换成为GPIO信号，这时它就不支持Intel AMT或者ASF。 BATLOW# (仅用于笔记本电脑) / TP0 (仅用于桌面电脑) I 电池低信号: 这个输入信号来自于笔记本电脑的电池组，当电池电量不足以维持系统发出一个信号。该信号有效时它会阻止系统从S3、S4、S5唤醒，也能引起一个SMI# 信号有效。 DPRSLPVR (仅用于笔记本电脑) / GPIO16 O 更深层睡眠-稳压信号:这个信号用于VRM在C4状态下将电压降到更低。当这个信号为高电平，稳压器输出更低的深睡眠电压。该信号为低电平时（默认值为低电平），稳压器输出正常的电压。（稳压器指VRM） DPRSTP# (仅用于笔记本电脑) / TP1 (仅用于桌面电脑) O 深度停机信号:这是DPRSLPVR信号的一个复制，低电平有效。在这1ms内PLT_RST#为低,而正是由于这1ms的低有效,系统才识别到PLT_RST#.该信号会对SIO,FWH,LAN,G(MCH),IDE,TPM等进行reset的动作.也就是说如果该信号异常,这些device都没办法被激活.该信号发出后立刻就会发出PCI_3S_RST#,可以当做是作用相似的第二次reset。
NB各种信号说明
主板上各种信号说明一、CPU接口信号说明1. A[31:3]# I/O Address(地址总线)ν这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型.2. A20M# I Adress-20 Mask(地址位20屏蔽)ν此信号由ICH(南桥)输出至CPU的信号.它是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上.3.ADS#（ADS# 是RESET CPU後的第一個系統訊號去和北橋溝通）I/O Address Strobe(地址选通)ν当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作.4. ADSTB[1:0]# I/O Address Strobesν这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿.相应的ADSTB0#负责REQ[4:0]#和A[16:3]#,ADSTB1#负责A[31:17]#.5. AP[1:0]# I/O Address Parity(地址奇偶校验)ν这两个信号主要用对地址总线的数据进行奇偶校验.6.BCLK[1:0] I Bus Clock(总线时钟)这两个Clock主要用于供应在Host Bus上进行交易所需的Clock.ν7. BNR# I/O Block Next Request(下一块请求)ν这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易.8. BPRI# I Bus Priority Request(总线优先权请求)ν这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin .当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权.9. BSEL[1:0] I/O Bus Select(总线选择)ν这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率:10. D[63:0]# I/O Data(数据总线)ν这些信号线是数据总线主要负责传输数据.它们提供了CPU与NB(北桥)之间64 Bit的通道.只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据.11. DBI[3:0]# I/O Data Bus Inversion(数据总线倒置)ν这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low.这四个信号每个各负责16个数据总线,见下表:12. DBSY# I/O Data Bus Busy(数据总线忙)ν当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙.当DBSY#为High时,数据总线被释放.13. DP[3:0]# I/O Data Parity(数据奇偶校验)ν这四个信号主要用于对数据总在线的数据进行奇偶校验.14. DRDY# I/O Data Ready(数据准备)ν当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线的数据为无效.15. DSTBN[3:0]# I/O Data StrobeData strobe used to latch in D[63:0]#ν :16. DSTBP[3:0]# I/O Data StrobeData strobe used to latch inν D[63:0]# :17. FERR# O Floating Point Error(浮点错误)ν这个信号为一CPU输出至ICH(南桥)的信号.当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被CPU驱动为Low.18. GTLREF I GTL Reference(GTL参考电压)这个信号用于设定GTLν Bus的参考电压,这个信号一般被设为Vcc电压的三分之二.19. IGNNE# I Ignore Numeric Error(忽略数值错误)ν这个信号为一ICH输出至CPU的信号.当CPU出现浮点运算错误时需要此信号响应CPU.IGNNE#为Low时,CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误.但若IGNNE#为High时,又有错误存在时,若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时,CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误.20. INIT# I Initialization(初始化)ν这个信号为一由ICH输出至CPU的信号,与Reset功能上非常类似,但与Reset不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化.但TLB(地址转换参考缓存器)与BTB(分歧地址缓存器)内数据则被无效化了.INIT#另一点与Reset不同的是CPU必须等到在指令与指令之间的空档才会被确认,而使CPU进入启始状态.21. INTR I Processor Interrupt(可遮蔽式中断)ν这个信号为一由ICH输出对CPU提出中断要求的信号,外围设备需要处理数据时,对中断控制器提出中断要求,当CPU侦测到INTR为High时,CPU先完成正在执行的总线周期,然后才开始处理INTR中断要求.22. PROCHOT# I/O Processor Hot(CPU过温指示)ν当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时,这个信号将会变Low,相应的CPU的温度控制电路就会动作.23. PWRGOOD（H_PWRGD）I Power Good(电源OK)ν这个信号通常由ICH(南桥)发给CPU,来告诉CPU电源已OK,若这个信号没有供到CPU,CPU将不能动作.24. REQ[4:0]# I/O Command Request(命令请求)ν这些信号由CPU接到NB(北桥),当总线拥有者开始一个新的交易时,由它来定义交易的命令.25. RESET# I Reset(重置信号)ν当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第一个指令.CPU 内部的TLB(地址转换参考缓存器)、BTB(分歧地址缓存器)以及SDC(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效.26. RS[2:0]# I Response Status(响应状态)ν这些信号由响应方来驱动,具体含义请看下表:27. STKOCC# O Socket Occupied(CPU插入)ν这个信号一般由CPU拉到地,在主机板上的作用主要是来告诉主机板CPU是不是第一次插入.若是第一次插入它会让你进CMOS对CPU进行重新设定.28. SMI# I System Management Interrupt(系统管理中断)ν此信号为一由ICH输出至CPU的信号,当CPU侦测到SMI#为Low时,即进入SMM模式(系统管理模式)并到SMRAM(System Management RAM)中读取SMI#处理程序,当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉,必需等到CPU执行RSM(Resume)指令后SMI#、NMI及INTR中断信号才会被CPU认可.29. STPCLK# I Stop Clock(停止时钟)ν当CPU进入省电模式时,ICH(南桥)将发出这个信号给CPU,让它把它的Clock停止.28. TRDY# I/O Target Ready(目标准备)ν当TRDY#为Low时,表示目标已经准备好,可以接收数据.当为High时,Target没有准备好.29. VID[4:0]（CPU核心工作电压） O Voltage ID(电压识别)ν这些讯号主要用于设定CPU的工作电压,二、VGA接口信号说明1. HSYNC O CRT Horizontal Synchronization(水平同步信号)ν这个信号主要提供CRT水平扫描的信号.2. VSYNC O CRT Vertical Synchronization(垂直同步信号)这个信号主要提供CRT垂直扫描的信号.ν3. RED O RED analog video output(红色模拟信号输出)ν这个信号主要为CRT提供红基色模拟视频信号.4. GREEN O Green analog video output(绿色模拟信号输出)这个信号主要为CRT提供绿基色模拟视频信号.ν5. BLUE O Blue analog video output(蓝色模拟信号输出)ν这个信号主要为CRT提供蓝基色模拟视频信号.6. REFSET I Resistor Set(电阻设置)ν这个信号将会连接一颗电阻到地,主要用于内部颜色调色板DAC.这颗电阻的阻值一般为169奥姆,精度为1％.7. DDCA_CLK I/O Analog DDC Clockν这个信号连接NB(北桥)与显示器,这个Clock属于I²C接口,它与DDCA_DATA组合使用,用于读取显示器的数据.8. DDCA_DATA I/O Analog DDC Clockν这个信号连接NB(北桥)与显示器,这个Data与Clock 一样也属于I²C接口,它与DDCA_CLK组合使用,用于读取显示器的数据.三、AGP接口信号说明1. GPIPE# I/O Pipelined Read(流水线读)ν这个信号由当前的Master来执行,它可以使用在AGP 2.0模式,但不能在AGP 3.0的规范使用.在AGP 3.0的规范中这个信号由DBI_HI(Dynamic Bus Inversion HI)代替.2. GSBA[7:0] I Sideband Address(边带地址)这组信号提供了一个附加的总线去传输地址和命令从AGPν Master(显示卡)到GMCH(北桥).3. GRBF# I Read Buffer Full(读缓存区满)这个信号说明Master是否可以接受先前以低优先权请求的要读取的ν数据.当RBF#为Low时,中裁器将停止以低优先权去读取数据到Master.4. GWBF# I Write Buffer Full(写缓存区满)ν这个信号说明Master是否可以准备接受从核心控制器的快写数据.当WBF#为Low时,中裁器将停止这个快写数据的交易.5. ST[2:0] O Status Bus(总线状态)ν这组信号有三BIT,可以组成八组,每组分别表示当前总线的状态.6. ADSTB0 I/O AD Bus Strobe 0(地址数据总线选通)这个信号可以提供2X的时序为AGP,它负责总线AD[15:0].ν7. ADSTB0# I/O AD Bus Strobe 0(地址数据总线选通)ν这个信号可以提供4X的时序为AGP,它负责总线AD[15:0].8. ADSTB1 I/O AD Bus Strobe 1(地址数据总线选通)这个信号可以提供2X的时序为AGP,它负责总线AD[31:16].ν9. ADSTB1# I/O AD Bus Strobe 1(地址数据总线选通)ν这个信号可以提供4X的时序为AGP,它负责线总AD[31:16].10. SB_STB I SideBand Strobe(SideBand选通)这个信号主要为SBA[7:0]提供时序,它总是由AGPν Master驱动.11. SB_STB# I SideBand Strobe(SideBand选通)这个信号为SBA[7:ν0]提供时序只在AGP 4X 模式,它总是由AGP Master驱动.12. CLK O CLOCK(频率)ν为AGP和PCI控制信号提供参考时序.13. PME# Power Management Event(电源管理事件)这个信号在AGPν协议中不使用,但是它用在PCI协议中由操作系统来管理.关于PME#的详细定义请参加PCI协议规范.14. TYPEDET# Type Detect(类型检查)ν从AGP发展来看,有1X、2X、4X和8X四种模式,每种模式所使用的电压也不尽相同,那AGP控制器怎么知到你插的是什么样的显卡呢？就是通过这个信号来告诉AGP Control的.用这个信号来设定当前显卡所需的电压.15. FRAME# I/O Frame(周期框架)在AGP管道传输时这个信号不使用,这个信号只用在AGP的快写方式.ν16. IRDY# I/O Initiator Ready(起始者备妥)这个信号说明AGPν Master已经准备好当前交易所需的数据,它只用在写操作,AGP Master不允许插入等待状态. 17. TRDY# I/O Target Ready(目标备妥)这个信号说明AGPν Target已经准备好整个交易所需要读的数据,这个Target可以插入等待状态.18. STOP# I/O Stop(停止)ν这个信号在AGP交易时不使用.对于快写方式,当STOP#为Low时,停止当前交易.19. DEVSEL# I/O Device Select(设备选择)ν在AGP交易时不使用.在快写方式,当在一个交易不能完成时,它就会被使用.20. REQ# I Request(请求)这个信号用于向中裁器请求当前总线使用权为开始一个PCI orν AGP交易.21. GNT# O Grant(保证)ν当中裁器收到Initiator发出请求后,若当前总线为空闲,中裁器就会通过GNT#把总线控制权交给Initiator.22. AD[31:0] I/O Address Data Bus(数据地址总线)ν这些信号用来传输地址和数据.23. C/BE[3:0]# I/O Command/Byte Enable(命令／位致能)当一个交易开始时,提供命令信息.在AGPν Master做写交易时,提供有效的位信息.四、Memory 接口信号说明1. SCMDCLK[5:0] O Differential DDR Clock(时钟输出)ν SCMDCLK与SCMDCLK#是差分时钟输出对,地址和控制信号都在这个两个Clock正负边沿的交叉点采样.每个DIMM 共有三对.2. SCMDCLK[5:0]# O Differential DDR Clock(时钟输出)ν这个Clock信号的意义同上.3. SCS[3:0]# O Chip Select(芯片选择)当这些信号有效时,表示一个Chip已被选择了,每个信号对应于SDRAM的一行.ν4. SMA[12:0] O Memory Address(内存地址)ν这些信号主要用于提供多元的行列地址给内存.5. SBA[1:0] O Bank Address(Bank选择)ν这个些信号定义了在每个内存行中哪个Bank被选择.Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元.6. SRAS# O Row Address(行地址)ν行地址,它和SCAS#、SWE#一起使用,用来定义内存的命令.7. SCAS# O Column Address(列地址)ν列地址,它和SRAS#、SWE#一起使用,用来定义内存的命令.8. SWE# O Write Enable(写允许)写允许信号,它与SRAS#、SCAS#一起使用,用来定义内存的命令.ν9. SDQ[63:0] I/O Data Lines(数据线)ν这些信号线用于传输数据.10. SDM[7:0] O Data Mask(数据屏蔽)当在写周期有效时,在内存中传输的数据被屏蔽.在这八个信号中每个信号负责八根数据线.ν11. SDQS[7:0] I/O Data Strobe(数据选通)ν这些信号主要用于捕获数据.这八个信号每个信号负责八根数据线.12. SCKE[3:0] O Clock Enable(时钟允许)这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行. ν五、HUB 接口信号说明1. HL[10:0] I/O Packet Data(数据包)这些信号主要用于Hub Interface读写操作时传输数据.ν2. HISTRS I/O Packet Strobe(数据选通)3. HISTRF I/O Packet Strobe Complement这个信号与HISTRS一起在HUBν inteface上传输与接收数据.六、LAN LINK接口信号说明1. LAN_CLK I Lan I/F Clock(网络时钟)这个信号由Lanν Chipset驱动输出,它的频率范围在5~50Mhz.2. LAN_RXD[2:0] I Received Data(接收数据)这些信号是由Lan Chipset驱动输出到南桥.ν3. LAN_TXD[2:0] O Transmit Data(传输数据)这些信号是南桥驱动输出到Lan Chipset.ν4. LAN_RSTSYNC O Lan Reset(Lan Chip 复位信号)七、EEPROM 接口信号说明1. EE_SHCLK O EEPROM Shift Clock(EEPROM时钟)ν这个信号由南桥驱动输出到EEPROM.2. EE_DIN I EEPROM Data In(EEPROM数据输入)这个信号是由EEPROM传数据到南桥.ν3. EE_DOUT O EEPROM Data Out(EEPROM数据输出)ν这个信号是由南桥传数据到EEPROM.4. EE_CS O EEPROM Chip Select(片选信号)当这个信号有效时EEPROM被选择.ν八、PCI接口信号说明1. AD[31:0] I/O Address Data Bus(地址数据总线)ν是用来传送起始地址.在内存或组态的交易期间,此地址的分辨率是一个双字组(Double Word)(即地址可被四整除),在读取或写入的交易期间,它是一个字节特定地址.2. PAR I/O Parity Signal(同位信号)ν在地址阶段完成后一个频率,或是所有写入交易的数据阶段期间,在IDRY#被驱动到僭态后一个频率,由Initiator驱动.所有读取交易的数据阶段期间,在TRDY#被驱动到僭态后一个频率,它也会被目前所寻址的Target驱动.在地址阶段完成后的一个频率,Initiator将PAR驱动到高或低态,以保证地址总线AD[0:31]与四条指令/位组致能线C/BE#[0:3]是偶同位(Even Parity).3. C/BE[3:0]# I/O Command/Byte Enable(指令或字节致能)由Initiator驱动,在AD Bus上传输地址时,用来表示当前要动作的指令.在ADν Bus上传输数据时,用来表示在目前被寻址之Dword 内将要被传输的字节,以及用来传输数据的数据路径.4. RST# O PCI Reset(复位信号)当重置信号被驱动成低态时,它会强迫所有PCI组态缓存器νMaster及Target状态机器与输出驱动器回到初始化状态.RST#可在不同步于PCI CLK边缘的状况下,被驱动或反驱动.RST#的设定也将其它的装置特定功能初始化,但是这主题超出PCI规格的笵围.所有PCI输出信号必须被驱动成最初的状态.通常,这表示它们必须是三态的.5. FRAME# I/O Cycle Frame(周期框架)ν是由目前的Initiator驱动,它表示交易的开始(当它开始被驱动到低态时)与期间(在它被驱动支低态期间).为了碓定是否已经取得总线拥有权,Master必须在同一个PCI CLK信号的上边缘,取样到FRAME#与IRDY#都被反驱动到高态,且GNT#被驱动到低态.交易可以是由在目前的Initiator与目前所寻址的Target间一到多次数据传输组成.当Initiator准备完成最后一次数据阶段时,FRAME#就会被反驱动到高态.6. IRDY# I/O Initiator Ready(备妥)Initiatorν备妥被目前的Bus Master(交易的Initiator)驱动.在写入期间,IRDY#被驱动表示Initiator准备接收从目前所寻址的Target传来的资料.为了确定Master已经取得总线拥有权,它必须在同一个PCI CLK信号的上升边缘,取样到FRAME#与IRDY#都被反驱动到高态,且GNT#被驱动到低态.7. TRDY# I/O Target Ready(目标备妥)ν Target备妥被目前所寻址的Target驱动.当Target准备完成目前的数据阶段(数据传输)时,它就会被驱动到低态.如果在同一个PCI CLK信号的上升边缘,Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话,则此数据阶段便告完成.在读取期间,TRDY#被驱动表示Target正在驱动有效的数据到数据总线上.在写入期间,TRDY#被驱动表示Target准备接收来自Master的资料.等待状态会被插入到目前的资料阶段里,直到取样到TRDY#与IRDY#都被驱动到低态为止.8. STOP# I/O Stop(停止)ν Target驱动STOP#到低态,表示希望Initiator停止目前正在进行的交易.9. DEVSEL# I/O Device Select(设备选择信号)ν该信号有效时,表示驱动它的设备已成为当前防问的目标设备.换言之,该信号的有效说明总在线某处的某一设备已被选中.如果一个主设备启动一个交易并且在6个CLK周期内设有检测到DEVSEL#有效,它必须假定目标设备没能反应或者地址不存在,从而实施主设备缺省.10. IDSEL I Initialization Device Select(初始化设备选择)IDSEL是PCI装置的一个输入端,并且在存取某个装置的组态缓存器期间,它用来选择芯片.ν11. LOCK# I/O Lock(锁定)ν这是在一个单元(Atomic)交易序列期间(列如:在读取/修改/写入操作期间),Initiator用来锁定(Lock)目前所寻址的Target的.12. REQ# I Request(请求)ν表示管理者要求使用总线,此为一对一之信号,每一管理者都有与其相对应之REQ#信号.13. GNT# O Grant(保证)ν表示管理者对总线使用之要求已被同意,此为一对一之信号,每一管理者都有与其相对应之GNT#信号.九、Serial ATA接口信号说明1. SATA0TXP O Serial ATA 0 Transmit(串行ATA0 传送)2. SATA0TXN O Serial ATA 0 Transmit(串行ATA0 传送)这个信号与SATA0TXP组成差分信号对,用于传输数据.ν3. SATA0RXP I Serial ATA 0 Receive(串行ATA0 接收)4. SATA0RXN I Serial ATA 0 Receive(串行ATA0 接收)ν这个信号与SATA0RXP组成差分信号对,用于接收数据.5. SATARBIAS I Serial ATA Resistor Bias(串行ATA电阻偏置)6. SATARBIAS# I Serial ATA Resistor Bias(串行ATA电阻偏置)这个信号与SATARBIAS一样外接一颗与GND相接的电阻,为SATA提供一个电压偏置. ν7. SATALED# OD SATA Drive Activity Indicator(SATA 读写指示)ν当这个信号为Low时,表示当前的SATA硬盘正在读写数据.十、IDE 接口信号说明1. DCS1# O Device Chip Select(设备芯片选择)ν这个信号为设备选择信号For Rang 100 .2. DCS3# O Device Chip Select(设备芯片选择)这个信号为设备选择信号For Rang 300.ν3. DA[2:0] O Device Address(设备地址)这些信号用于传输地址信号.ν4. DD[15:0] I/O Device Data(设备数据)ν这些信号用于传输数据信号.5. DREQ I Device Request(设备请求)当IDE Device要做一个DMA读写动作时,就会驱动这个信号向南桥发DMνA请求.6. DACK# O Device DMA Acknowledge(设备DMA确认)当IDEν Device已做了一个DMA请求后,若当前总线空闲,南桥就会驱动个信号,把控制权受权给IDE Device.7. DIOR# O Disk I/O Read(磁盘I/O读)ν这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个读操作.8. DIOW# O Disk I/O Write(磁盘I/O写)这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个写操作.ν9. IORDY I I/O Channel Ready(I/O通道备妥)这个信号由IDEν Device来驱动,当它有效时,表示IDE Device已经准备OK.十一、LPC接口信号说明1. LAD[3:0] I/O LPC Command、Address、Data这四信号线用来传输LPCν Bus的命令、地址和数据.2. LFRAME# I/O LPC Frame(LPC框架)ν当这个信号有效时,指示开始或结束一个LPC周期.3. LDRQ# I DMA Request(DMA请求)当Super I/O上的Device需要用DMA Channel时,就会驱动这个信号向南桥发出请求. ν十二、USB 接口信号说明1. USBP+ I/O USB Signal(USB 信号)2. USBP- I/O USB Signal(USB 信号)ν这个信号与USBP+组成差分信号对,组成一个USB Port,用来传输地址、数据和命令.3. OC# I Over Current(过电流保护)当有USBν Device过电流时,这个信号会拉Low,告知南桥有过电流发生.十三、SMBus接口信号说明1. SMBDATA I/O SMBus Data(数据线)2. SMBCLK I/O SMBus Clock(时钟线)ν上面两个信号线为系统管理总线,以南桥为控制中心,对主机板的一些Device进行读写操作,如时钟IC、SPD(SPD是一组关于内存模组的配置信息)等等.这两个信号在外部必须通过电阻进行Pull High.十四、AC-Link接口信号说明1. RST# O Reset(复位信号)这个讯信号由南桥驱动,对Audioν Chip进行初始化.2. SYNC O Sync(同步信号)3. BIT_CLK I Bit Clock(时钟输入)ν这是一个由Codec产生一个12.288Mhz串行数据时钟给南桥.4. SDOUT O Serial Data Out(串行数据输出)由南桥发出数据到Codec.ν5. SDIN I Serial Data In(串行数据输入)ν由Codec发出数据到南桥.十五、FDC接口信号说明1. DRVDEN0 OD Drive Density Select Bit(驱动器密度选择位)ν驱动器密度选择信号.2. INDEX# I INDEX(索引)ν此Pin为施密特触发器输入,当这个为Low(有效时),通过索引孔把磁头定位起始磁道.3. MOA# OD Motor A On(马达A打开)当此信号为Low时,马达A起动.ν4. DSA# OD Drive Select A(驱动A选择)当此信号为Low时,驱动器A被选择.ν5. DIR# OD DIR(列目录)ν磁头步进马达移动方向,为High时,向外移动,为Low时向内移动.6. STEP# OD Step(步进)步进输出脉冲,当此信号为Low时,将产生一个脉冲移动磁头到另一个磁道.ν7. WD# OD Write Data(写数据)ν写数据,当此信号为Low时,写数据到被选择的驱动器.8. WE# OD Write Enable(写允许)写允许,当为Low表示允许写入盘片.ν9. TRACK0# I Track 0(0磁道)0磁道,当此信号为Low时,磁头将被定位到最外的一个磁道(0磁道).ν10. WP# I Write Protected(写保护)ν写保护,当此信号为Low时,磁盘片被写保护,只能读出数据不能写入.11. RDATA# I Read Data(读数据)当为Low时从软盘读数据.ν12. HEAD# OD Head(磁头)磁头选择,当为High时选择0面的磁头,当为Low时选择1面的磁头.ν13. DSKCHG# I Diskette Change(更换磁盘)ν盘片更换,当此信号为Low时,在上电状态可随时取出盘片.十六、Parallel Port 接口信号说明1. SLCT I Printer Select Status(打印机状态选择)ν这个Pin主要用于选择打印机模式,为High时,表示打印机被选择.打印有两种模式可以被设定ECP和EEP.2. PE I Page End(页面结束)当这个信号为High时,表示打印机已检测到页面结束.ν3. BUSY I Busy(打印机忙)ν当这个信号为High时,表示打印机很忙没有准备去接收数据.4. ACK# I Acknowledge(确认)当这个信号为Low时,表示打印机已接收数据,并准备接受更多的数据.ν5. ERR# I Error(错误)ν当这个信号为Low时,表示打印机在打印时出错.6. SLIN# O Printer Select(打印机选择)这个信号为打印机输出线检查.ν7. INIT# O Initialization(初始化)当这个信号为Low时,表示对打印机进行初始化.ν8. AFD# O Auto Line Feed(自动走线)ν当打印机打印针出问题时,这个信号会被拉Low,打印机会自动再打一遍.9. STB# O Strobe(锁定)当这个信号为Low时,表示要把并行数据锁定到打印机里.ν10. PD[7:0] I/O Printer Data(打印机数据)ν这些信号用于传输打印机数据.十七、Serial Port 接口数据说明1. CTS# I Clear To Send(清楚发送)ν这个信号用于Modem控制输入,这个功能可以通过读握手状态寄存器Bit 4来测试.2. DSR# I Data Set Ready(数据准备)这个信号为Low时,表示Modem或数据放置已准备可以传输数据.ν3. RTS# I/O Request To Send(请求发送)ν这个信号为Low时,表示Modem或调制解调器可准备去发送数据.4. DTR# I/O Data Terminal Ready(数据终端准备)这个信号为Low时,表示数据终端已准备可以进行通信.ν5. SIN I Serial Data In(串行数据输入)ν这个信号用于去接收数据.6. SOUT O Serial Data Out(串行数据输出)这个信号用于去发送数据.ν十八、开机重要信号说明RSMRST#：RSMRST#信号是用来通知南桥5VSB和3VSB待机电压正常的信号，这个信号如果为低，则南桥收到错误的信息，认为相应的待机电压没有OK，所以不会进行下一步的上电动作SLP_S3#：S3 休眠控制信号: SLP_S3# 是电源层控制。
DDRx技术介绍-OCD、ODT、VREFCA、VREFDQ、ZQ校准、 Reset
DDRx技术介绍-OCD、ODT、VREFCA、VREFDQ、ZQ校准、Reset原创：此文由一博科技原创，转载请注明出处在DDRx里面经常会被一些缩写误扰，如OCD、OCT和ODT，我想有同样困扰的大有人在，今天还是继续上一篇的关键技术来介绍一下大家的这些困扰吧。
外驱动调校OCD（Off-ChipDriver）OCD是在DDR-II开始加入的新功能，而且这个功能是可选的，有的资料上面又叫离线驱动调整。
OCD的主要作用在于调整I/O接口端的电压，来补偿上拉与下拉电阻值，从而调整DQS与DQ之间的同步确保信号的完整与可靠性。
调校期间，分别测试DQS高电平和DQ高电平，以及DQS低电平和DQ高电平的同步情况。
如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减一档），直到测试合格才退出OCD操作，通过OCD操作来减少DQ、DQS 的倾斜从而提高信号的完整性及控制电压来提高信号品质。
具体调校如下图一所示。
图一OCD不过，由于在一般情况下对应用环境稳定程度要求并不太高，只要存在差分DQS 时就基本可以保证同步的准确性，而且OCD的调整对其他操作也有一定影响，因此OCD功能在普通台式机上并没有什么作用，其优点主要体现在对数据完整性非常敏感的服务器等高端产品领域。
ODT（On-DieTermination，片内终结）ODT也是DDR2相对于DDR1的关键技术突破，所谓的终结（端接），就是让信号被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。
顾名思义，ODT就是将端接电阻移植到了芯片内部，主板上不再有端接电路。
在进入DDR时代，DDR内存对工作环境提出更高的要求，如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象，就会对后面信号的影响造成运算出错。
因此目前支持DDR主板都是通过采用终结电阻来解决这个问题。
由于每根数据线至少需要一个终结电阻，这意味着每块DDR主板需要大量的终结电阻，这也无形中增加了主板的生产成本,而且由于不同的内存模组对终结电阻的要求不可能完全一样，也造成了所谓的“内存兼容性问题”。
主板的复位信号
RSMRST#是一种信号。
RSMRST#信号是用来通知南桥5VSB和3VSB待机电压正常的信号，这个信号如果为低，则南桥收到错误的信息，认为相应的待机电压没有OK，所以不会进行下一步的上电动作。
RSMRST#可以在I/O、集成网卡等元件上量测得到，除了量测RSMRST#信号的电压外，还要量测RSMRST#信号对地阻值，如果RSMRST#信号处于短路状态也是不行的，实际维修中，多发的故障是I/O或网卡不良引起RMSRST#信号不正常。
PLTRST#O 总复位信号:PLTRST#是Intel® ICH9整个平台的总复位(如：I/O、BIOS芯片、网卡、北桥等等)。
在加电期间及当S/W信号通过复位控制寄存器（I/O 寄存器CF9h）初始化一个硬复位序列时ICH9确定PLTRST#的状态。
在PWROK和VRMPWRGD为高电平之后ICH9驱动PLTRST#最少1毫秒是无效的。
当初始化通过复位控制寄存器(I/O 寄存器CF9h)时ICH9驱动PLTRST#至少1毫秒是有效的。
注释: 只有VccSus3_3正常时PLTRST#这个信号才起作用. THRM#I 热报警信号:激活THRM#为低电平信号使外部硬件去产生一个SMI#或者SCI信号THRMTRIP#I 热断路信号: 当THRMTRIP#信号为低电平型号时，从处理器发出热断路型号，ICH9马上转换为S5状态。
ICH9将不等待来自处理器的准予停止的信号返回便进入S5状态。
SLP_S3# O S3 休眠控制信号:SLP_S3# 是电源层控制。
当进入S3（挂起到内存）、S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系统电源。
SLP_S4# O S4休眠控制信号: SLP_S4# i是电源层控制信号. 当进入S4（挂起到硬盘）、S5（软关机）状态时这个信号关掉所有的非关键性系统电源。
注释:这个Pin脚以前常用于控制ICH9的DRAM电源循环功能.注释:在一个系统中关于Intel的AMT的支持，这个信号常用于控制DRAM的电源，注释：在M1状态下（当主机处于S3、S4、S5状态及可操作子系统运行状态）这个信号被强制为高电平连同SLP_M#给DIMM提供充足的电源用于可操作子系统。
主板上各种信号说明
主板上各种信号说明⼀、CPU接⼝信号说明1. A[31:3]# I/O Address（地址总线）n 这组地址信号定义了CPU的最⼤内存寻址空间为4GB。
在地址周期的第⼀个⼦周期中，这些Pin传输的是交易的地址，在地址周期的第⼆个⼦周期中，这些Pin传输的是这个交易的信息类型。
2. A20M# I Adress-20 Mask（地址位20屏蔽）n 此信号由ICH（南桥）输出⾄CPU的信号。
它是让CPU在Real Mode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0⽽使地址⾃动折返到第⼀个1Mbyte地址空间上。
3. ADS# I/O Address Strobe（地址选通）n 当这个信号被宣称时说明在地址信号上的数据是有效的。
在⼀个新的交易中，所有Bus上的信号都在监控ADS#是否有效，⼀但ADS#有效，它们将会作⼀些相应的动作，如：奇偶检查、协义检查、地址译码等操作。
4. ADSTB[1:0]# I/O Address Strobesn 这两个信号主要⽤于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。
相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。
5. AP[1:0]# I/O Address Parity（地址奇偶校验）n 这两个信号主要⽤对地址总线的数据进⾏奇偶校验。
6. BCLK[1:0] I Bus Clock（总线时钟）这两个Clock主要⽤于供应在Host Bus上进⾏交易所需的Clock。
n7. BNR# I/O Block Next Request（下⼀块请求）n 这个信号主要⽤于宣称⼀个总线的延迟通过任⼀个总线代理，在这个期间，当前总线的拥有者不能做任何⼀个新的交易。
8. BPRI# I Bus Priority Request（总线优先权请求）n 这个信号主要⽤于对系统总线使⽤权的仲裁，它必须被连接到系统总线的适当Pin 。
主板上SPK、RST、PWR、HD、GNSOFT、PWR是什么意思
主板上SPK、RST、PWR、HD、GNSOFT、PWR是什么意思
主板上SPK、RST、PWR、HD、GN SOFT、PWR是什么意思，相应的应接什么线？
HDD LED 白红(两个接口） RESET SW 白橙(两个接口） POWER SW 白蓝 (两个接口） POWER LED +绿（单接口) POWER LED -白（单接口) 我家的插口是这种形状的 ： 。。。。 。。。。。 不知道这些线这么有顺序的擦上去，求教高人~~
maybe19Βιβλιοθήκη 851采纳率：48%11级 2013.06.13
liangqq1 11级 分类： 硬件 被浏览1972次 2013.06.28
neul3368
采纳率：44%11级 2013.06.29
这是连接机箱上的各个按钮与指示灯的接口：
SPK连接机箱喇叭，
RST连接机箱上的复位键，
PWR连接机箱上的开机键，
HD，HLED（HARD DISK LED） 是连接机箱上的硬盘指示灯，
比如画黑圈的是PW LED是说旁边的3个针是插开机按钮的。（ PW LED）正负极看不清。在实际主板上可以看的见。。。
HDD LED 是硬盘指示灯。红接正，白接负。
RESET SW 是复位按钮，没有正负极。
POWER开机按钮，没有正负极。
POWER LED开机指示灯，绿接正，白接负。你在主板上找到有你看你的主板上是不是有像我画红圈的英文字母。它是和你说的。对照的。英文字母和旁边的针位置是对着的。你对着你的主板上的说明和位置，安你的线在插上，关于正负极，你的主板上的说明也有的。
电脑主板工作信号名词解释集合
电脑主板工作信号名词解释集合电脑主板工作信号名词解释之RSMRST# (2)电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN# (3)电脑主板工作信号名词解释之SLP_S3# SLP_S5#及SUSB# SUSC# (4)电脑主板工作信号名词解释之PSON# (5)电脑主板工作信号名词解释之VCORE_EN VTT_PWRGD (5)电脑主板工作信号名词解释之PWROK SB_PWROK NB_PWROK (7)电脑主板工作信号名词解释之RSMRST#RSMRST# IO芯片的准备好信号，就是IO的供电3VSB,BATT正常后IO就会送出该信号RSMRST#正常后IO芯片才会正常工作，所以在修不触发的板子时，这是一个关键测试点该信号在电脑接通电源后就应该一直保持在3V左右的高电平该信号一般是3VSB经过一个K级以上电阻提供上拉，常见的4.7K，8.2K等如果该信号没有或偏低，需检查其上拉电阻，有时主板该信号会连着网卡芯片，所以此信号不正常时需拆掉网卡芯片看是否是网卡芯片把它拉低了，然后就是更换IO芯片，然后就是南桥了，有部分主板（SIS芯片组的最常见）RSMRST#信号同时也会送给北桥，如华硕的P5SD2-A P5SD2-VM等电脑主板工作信号名词解释之RTCRST# BATOK# SYSRST#RTCRST# BATOK# SYSRST# 这几个信号其实就是同一个信号，只是在不同的芯片组中表示的不一样RTCRST#一般在INTEL芯片组及NVIDIA芯片组的电路图中标识（有些地方标识的RTC_RST#）BATOK#一般在SIS芯片组的电路图中标识SYSRST#一般在AMD芯片组的电路图中标识这些信号一般可以理解为CMOS跳线电压准备好，如BATOK#就很好理解，BAT代表CMOS电池电压，OK那就是准备好了的意思，连起来就是CMOS电池电压准备好这些信号大部分是从CMOS跳线的中间一针直接连着南桥给南桥提供最基本的供电，使南桥的32.768晶振起振，不过也有少数主板会经过一些电阻再接到南桥我们都知道32.768晶振不起振电脑就不能开机（部分主板可以开机），所以这个RTCRST# BATOK# S YSRST# 不正常时就会影响到开机，造成不能触发另外像图中那个双二极管会经常损坏，造成CMOS不能保存的问题RTCRST#简易图示电脑主板工作信号名词解释之PWRBTN#及IO_PWRBTN#PWRBTN 主板上电时的一个信号，即电脑开关就是这个信号，在电脑接通电源的时候，3VSB或5VSB通过一个4.7K或8.2K等的电阻给该信号提供上拉，所以在接通电源时该信号的电压是3. 3V或5V的高电平，而按下开关的时候该信号变为0V低电平（开关的另一端是接地的，按下开关时就是把PWRBTN信号接到地上了），然后松开开关PWRBTN又回到3.3V或5V的高电平。
主板RESET分析
主板RESET分析我们知道，对于计算机用户来说，RESET在多数情况下都是一种正常的人为操作。
最熟悉的就是在机箱前面板上有一个专门用于执行RESET操作的RESET按键，还有在某些高级操作系统如WIN95/98/2000的启始菜单中也有重新启动的功能。
但您在实际工作中一定也遇见过非人为的RESET现象，有时甚至令您莫名其妙，因为当时您不希望系统RESET。
那么这时出现的RESET现象就是不正常的，是一种故障。
这一故障可能我们经常使用电脑的人都遇见过。
我们现在就要分析一下有关RESET的原理及造成RESET故障的可能因素。
主要包括下列内容：一、RESET的分类、原理及实现过程。
二、导致非正常RESET的可能因素。
三、工程测试。
四、生产中的相关问题分析。
一、RESET的分类、原理及实现过程1、RESET的分类：从用户的使用角度来分，可分为正常RESET和非正常RESET。
正常RESET 即用户由于某种原因人为执行的RESET操作；非正常RESET即非人为的操作，是由于系统工作不正常后由BIOS引起的Soft RESET或某种情况下硬件上的信号干扰造成的。
从原理上来分，可分为硬件引起的RESET和操作系统或BIOS引起的Soft RESET。
这两种引起RESET的原因都可能是正常的，也可能是非正常的。
2、RESET的原理：无论是正常RESET还是非正常RESET，或者硬件RESET还是Soft RESET，其最根本的原理都是相同的，最终反映到硬件逻辑上都是引发主板上的南桥或ICH发出PCIRST#而引起的。
下面我们集中讨论一下RESET的原理：首先介绍重要的信号PCIRST#: PCIRST#是由南桥或ICH发出的一个信号，发出的目的原意是为了复位挂在PCI总线上的设备，而现在PCIRST#的意义已经不仅仅限于PCI设备，它已经成为整个系统全面复位的控制信号，通过控制其它设备的RESET信号来达到系统全面复位的目的。
电脑主板的各个英文标识所代表的意思是什么
电脑主板的各个英文标识所代表的意思是什么电脑主板上一般都写着许多标识，但是都是全英的，一些用户完全不知道这些是什么意思，以及都是干什么用的，特别是DIY的朋友们，不搞懂这些，是很容易出现问题的，本文就为大家介绍电脑主板的各个英文标识所代表的意思及功能，有兴趣的朋友们一起看看吧！一、风扇接口类：CPU_FATN1-------CPU风扇PWR_FAN1-------电源风扇CAS_FAN1和CHASSIS FAN和SYS FAN等-----表示机箱风扇电源接口。
FRONT FAN-------前置机箱风扇REAR FAN-------后置机箱风扇二、面板接口类：F_PANEL或FRONT PNL1------前置面板接口PANEL1------面板1RESET和RST------复位LED-------半导体发光二极管，有正负极区别。
当我们接反时不发光，其正常工作电压红绿黄:1.8-2.5V，蓝色:4V左右，白色:5V。
PWR_SW或PW_ON-------电源开关PWR_LED-------电源指示灯ACPI_LED-------高级电源管理状态指示灯TUBRO_LED或TB_LED------加速状态指示灯HD_LED或IDE_LED------硬盘指示灯SCSI LED-------SCSI硬盘工作状态指示灯补充：主板选购注意事项1、工作稳定，兼容性好。
2、功能完善，扩充力强。
3、使用方便，可以在BIOS中对尽量多参数进行调整。
4、厂商有更新及时、内容丰富的网站，维修方便快捷。
5、价格相对便宜，即性价比高。
相关阅读：主板常用保养技巧1. 除尘拔下所有插卡、内存及电源插头，拆除固定主板的螺丝，取下主板，用羊毛刷轻轻除去各部分，的积尘。
一定注意不要用力过大或动作过猛，以免碰掉主板表面的贴片元件或造成元件的松动以致虚焊。
2. 翻新其作用同除尘，比除尘的效果要好，只不过麻烦一点。
取下主板，拔下所有插卡，CPU，内存，CMOS电池后，把主板浸入纯净水中，再用毛刷轻轻刷洗。
主板维修课程：第八课 复位(RST)电路讲解学习
八.主板工作条件:
“ + ” 表示两者都是短路:
CPU VCORE + VMEM
NB NG
芯片组供电 + VMEM
NB NG
CPU VCORE +芯片组供电
NB NG
VCC3 +芯片组供电
SB NG
3VSB + VCC3
SB NG
Control Bus总线测试点
不上CPU测试时 阻值为几百Ω ; 装上CPU测试时 阻值均小十多Ω 否则CPU座坏或 PCB OPEN.
System Bus 总线测试点
找不出与测试点相连线路为CPU座坏 测试点到北桥线路有阻值为PCB OPEN 在北桥外面对地值还是一样为北桥坏
SYSTEM BUS
HUB Bus总线测试点
A B 两点对地值一样 南桥坏 C D 两点对地值一样 北桥坏
HUB BUS
九、无主复位的维修流程： A、主板供电时钟是否正常；(可通过测量PCI B16脚得知) B、测量ATX电源8脚电压是否正常; C、测量RST排针上电压是否正常；(3-5V) D、测量南桥的工作条件： ①②③④⑤ E、测量RST电路的输入输出； F、换I/O，拆除网卡或1394卡; G、nVIDIA和VIA芯片组BIOS DATA和电路也会引起主板无复位 ; H、换南桥。
主板维修课程：第八课 复位 (RST)电路
四.复位电路原理图:
五.怎样看复位:
代码卡上的RST灯在触发瞬间闪一下； 各测试点在按下RST开关后有1—0—1的电压跳变。
代码卡上的RST灯常亮或触发瞬间不闪； 六.复位不正常现象：
复位测试点上无1—0—1变化电位。
七.CPU RST电压与CPU VCORE 一致。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
– 除非Cleared CMOS, 当RTC电源OK后, 此信号必须保持高 电平.
– 如果主板上RTC电 池漏装或NG, RTCRST#信号必须 在RSMRST#之前 至high.
RESET相关信号
• PME# (PCI Power Management Event) PCI电源管理,PCI 设备可以驱动此信号让系统从低电压的S1-S5状态下唤 醒. 此信号由一电阻pulled up to 3.3VSB.
PWR_BTN# ICH_PWRBTN#
RTC_RST# PME#
ICH_SYNC#
VRMPRGD SYS_RESET#
RST_BTN# ITP HDBR#
PWROK_3V
GMCH
POWER SUPPLY
PWRGD_PS ATX_PSON#
ICH_PLTRST# SLP_S # SLP_S # RSMRST#
RESET相关信号
• CPURESET#: CPU复位信号, 由北桥送给CPU, 信号动作时将复位CPU至初始状态,并且清除 Caches 寄存器.
RESET相关信号
• CODECRST#: AUDIO 芯片复位信号, 由南桥发 出为R_AZRST#经一电阻转成CODECRST#供 给CODEC.
IDE2 PCIEX1 PCIEX16
PCI1 PCI2
RESET分布
PWROK_3V ICH_PLTRST#
GMCH
CPURESET# ICH_SYNC#
CPUPWRGD CPURESET#
HDBR#
CPU
RESET相关信号
• RI#: (Ring indicate) 这是一个从modem输入的信 号.此信号动作可以开启一个唤醒事件.
主板Reset信号介绍
目录
•主板上电时序 •RESET 信号分布 •RESET 相关信号介绍
主板上电时序
Power Supply
Power OK/GD
Clock Generator
Reset
POST
• Power Supply: 主板上电后,电源会提供出±12V, ±5V,+3.3V. 同时提 供电源OK信号(PWROK_PS)至 Super I/O .
主板上电时序
• POST: Power On Self Test, 即主板开机自检过程.主要任 务是用来测试安装于主板上的各种硬件,如侦测到有硬 件错误,即会依主板厂商设计发出警示声,或是产生Post Error Code输出至地址Port 80H
HA
HD
DMI
LPC
RI#
KB/MS Event LPC IO PWUREQ#
RESET相关信号
• ICH_PCIRST#: Secondary PCI Bus reset 信号. It is a logical OR of the primary interface PLTRST# signal and the state of the Secondary Bus Reset bit of the Bridge Control register (D30:F0:3Eh, bit6).
RESET相关信号
• HDBR#: (Debug Reset) 此信号用于处理器没有Debug 工具的主板. DBR#是为了一些debug port interposer 在 系统诊断时能够让系统复位.
RESET相关信号
• PWROK_3V: 此信号由SIO发出给南桥& 北桥. 通知主板电源已经正常供给.
RESET分布
ICH_PCIRST#
Enable BCMRST#
Gate
LAN Chip
GPO_LAN_DISABLE#
CODECRST#
CODEC
ICH7
ICH_PLTRST#
ቤተ መጻሕፍቲ ባይዱ
FWH(NI) F_ panel
GMCH CPURESET#
CPU
CPUPWRGD# CPU
34
Super I/O
PIDE_PRST# PCIE_RST_SLOT# PCIE_RST_SLOT# PCI_RST_SLOT# PCI_RST_SLOT#
RESET相关信号
• VRMPWRGD:(VRM Power Good) 此信号为 VCORE电源管理芯片发出, 以通知南桥CPU VCORE电压已经稳定.
RESET相关信号
• SYSRESET#: (System Reset) 系统RESET信号, 当此信 号被拉低时系统将被直接Reset. 在被reset之前,系统将 会等待25ms ±2ms 让SMBus 空闲.
RESET相关信号
• PWRBTN#: (Power Button) 电源按钮, 如果系统处在睡 眠状态,那么按下此按钮后将会唤醒系统(开机). 此信号 如果按下超过4S, 将会无条件进入S5状态.
RESET相关信号
• RTCRST#: (RTC Reset) RTC复位信号, 当此信 号动作时,系统将复位RTC寄存器至初始状态.
RESET相关信号
• RSMRST#: (Resume Well Reset) 此信号由SIO发 出,用于通知南桥Standby电压已经正常发出.
RESET相关信号
• ICH_PLTRST#: (Platform Reset) PLTRST# 用来复位Platform上的设 备(如: SIO, N, (G)MCH,IDE,TPM 等等). CONNOLLY机种 上次信号将会送给FWH, GMCH, SIO. 再经由SIO转出 IDE_RESET#, PCIEERSET#和PCISLOTRESET#.
• Power OK/GD: Super I/O收到电源OK信号后,会进一步提供 POWER OK信号至SB&NB,最后由NB提供CPUPOWERGD至CPU.
主板上电时序
• Clock: 当主板Vcore电压输出后, Clock Generator开始工作,输出主板各部 件需要之频率.
• Reset: 电压&频率产生后,主板及会有一个重置过程,初始化各Chip寄存器 值为Default.一般由SB最开始发出Reset信号.SB上有一SYS_RESET#信号, 拉低此信号后即会通知SB,完成重启过程.