数电实验计数器电路
数电 计数器 实验报告
数电计数器实验报告
《数电计数器实验报告》
实验目的：通过实验，掌握计数器的工作原理及其应用。
实验仪器：数电实验箱、示波器、计数器芯片、电源等。
实验原理：计数器是一种能够记录输入脉冲信号次数的电子设备，它能够实现数字信号的计数功能。
在实验中，我们将使用计数器芯片来实现二进制计数器的功能，通过观察输出信号的变化来了解计数器的工作原理。
实验步骤：
1. 将计数器芯片连接到数电实验箱上，并接入示波器以观察输出信号。
2. 将电源接通，调节示波器参数，观察计数器的输出波形。
3. 输入不同的脉冲信号，观察计数器的计数变化。
4. 通过改变输入信号的频率和幅度，观察计数器的响应情况。
实验结果：通过实验观察，我们发现计数器能够准确地记录输入脉冲信号的次数，并且能够按照二进制的方式进行计数。
当输入信号的频率增加时，计数器的计数速度也相应增加，而当输入信号停止时，计数器的计数也停止。
实验结论：计数器是一种非常重要的数字电路元件，它在数字系统中具有广泛的应用。
通过本次实验，我们深入了解了计数器的工作原理及其特性，为今后的数字电路设计和应用打下了坚实的基础。
总结：本次实验通过实际操作，让我们对计数器有了更深入的了解，同时也增强了我们对数字电路的理解和应用能力。
希望通过今后的实验和学习，我们能够更加熟练地掌握数字电路的相关知识，为今后的工程实践打下坚实的基础。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验 计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
数电计数器实验报告
数电计数器实验报告引言数电计数器是数字电路中非常重要的一种组合逻辑电路，它能够按照一定的规律输出特定的数字序列。
本次实验旨在通过设计和搭建一个4位二进制计数器，深入理解计数器的原理和工作原理，并验证其在电路实现中的运行情况。
实验过程1. 实验材料准备在开始实验之前，我们需要准备以下物品：- 1个集成电路芯片（例如74LS161）- 1个面包板- 适当数量的导线- 指示灯若干- 功能发生器或时钟装置2. 电路连接根据集成电路芯片的管脚接线图，我们将芯片插入面包板，并根据需要连接各个管脚。
首先，根据实验要求，将芯片的使能引脚接地，以激活芯片。
然后，将芯片的时钟引脚连接到功能发生器或时钟装置的输出端，从而提供计数器的时钟信号。
使用导线将输出引脚连接到相应的指示灯上，以观察计数器的计数值。
3. 计数器设置根据实验要求，我们调整计数器的初始值。
我们可以通过将相应的输入引脚连接到高电平或低电平来设置计数器的初始值。
通常，通过组合逻辑电路将特定的初始值输入到计数器的清零引脚或配置引脚。
4. 实验结果观察启动功能发生器或时钟装置，观察计数器的输出情况。
通过逐渐递增钟脉冲的频率或递减初始值，我们可以观察到计数器依次输出的二进制数字序列。
使用指示灯，我们可以直观地看到计数器的计数情况。
实验结果分析通过观察实验结果，我们可以得出以下结论：- 计数器可以在电路中成功实现不同形式的计数功能，例如二进制计数、十进制计数等。
- 计数器能够按照时钟信号的频率进行计数，具有一定的计数速度。
- 计数器的输出可以通过组合逻辑电路进行控制，实现更加复杂的计数模式，比如递减计数。
实验总结通过本次实验，我们深入了解了数电计数器的工作原理和电路实现过程。
我们通过搭建一个4位二进制计数器，验证了计数器的正常工作，并观察到了不同的计数方式。
实验过程中，我们不仅学习了数电计数器的基本概念和原理，还增强了电路连接与实验操作的能力。
在今后的学习中，我们可以进一步研究和设计更复杂的计数器电路，探索计数器在数字系统中的更广泛应用。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称实验名称课程名称课程名称课程号课程号学院学院((系) 专业专业班级班级学生姓名学生姓名学号学号实验地点实验地点实验日期实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法构成计数器的方法3、熟悉中规模集成计数器应用、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；步计数器和异步计数器；根据计数制的不同，根据计数制的不同，根据计数制的不同，可分为二进制计数器、可分为二进制计数器、可分为二进制计数器、十进制计数十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图元，故又称为四位二进制同步计数器，其集成芯片管脚如图11所示：所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端数控制端 A 、B 、C 、D ；数据输出端；数据输出端 QA 、QB 、QC 、QD ；进位输出端；进位输出端 RCO ：使能端：使能端EP EP EP，，ET ET；预置端；预置端；预置端LD ；图1 74LS161 管脚图管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
数电实验报告计数器
实验报告实验七实验七 计数器原理测试及其设计计数器原理测试及其设计2.7.1 实验目的实验目的1.掌握中规模集成计数器74LS160、74LS161、74LS163的逻辑功能及使用方法。
2.掌握同步清零与异步清零的区别及74LS160计数器的级联方法。
计数器的级联方法。
3.学习用中规模集成计数器设计任意进制计数器。
学习用中规模集成计数器设计任意进制计数器。
2.7.2 实验仪器设备与主要器件实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS160，74LS161和74LS163。
2.7.3 实验原理实验原理计数器的功能是记录输入脉冲的个数。
他所能记忆的最大脉冲个数称为该计数器的模。
计数器不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等。
根据进位方式，可分为同步和异步两类。
根据进制，可分为二进制、十进制和任意进制等。
制和任意进制等。
根据逻辑功能，根据逻辑功能，根据逻辑功能，可分为加法计数器、可分为加法计数器、可分为加法计数器、减法计数器和可逆计数器减法计数器和可逆计数器等。
根据电路集成度，可分为小规模集成计数器和中规模集成计数器。
等。
根据电路集成度，可分为小规模集成计数器和中规模集成计数器。
2.7.4 实验内容实验内容1.分别用74LS161和74LS163设计模13计数器，采用清零法实现，并用数码管显示实验结果。
显示实验结果。
设计思路:74LS161是十六进制计数器，所以我在它计数到13（1101）清零就行了，再利用二进制数与BCD 码对应关系，即利用74LS283的逻辑功能使数码管显示实验结果。
计数时电路状态转换关系：显示实验结果。
计数时电路状态转换关系：0000→00010001→→00100010→→00110011→→01000100→→01010101→→01100110→→0111→10001000→→10011001→→1010→10111011→→11001100→→0000设计思路：74LS163接法与74LS161基本一样，只是163的清零信号是12不是13，如图：2.设计一个用3位数码管指示的六十进制计数器，位数码管指示的六十进制计数器，并用三只开关控制计数器的数并用三只开关控制计数器的数据保持、计数及清零功能。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
数电30—60秒计数器实验报告
数电30—60秒计数器实验报告
实验名称：30-60秒计数器
实验目的：了解计数器的工作原理,掌握计数器的使用方法,熟练掌握时序逻辑电路的设计。
实验内容：
1. 使用集成电路构建30-60秒计数器电路。
2. 设计一个带复位功能的计数器。
3. 用示波器和万用表检测输出波形和计数器计数情况。
实验器材：
1. TTL集成电路：7476、74193、7404、7490、7408、7432等
2. 示波器、万用表、电路实验箱、电缆等。
实验原理：
本实验采用TTL集成电路构建30-60秒计数器电路。
其中7476为触发器,负责计数器的存储和输出；74193是4位异步二进制计数器,控制计数器的计数过程；7404、7490、7408和7432为逻辑门,实现计数器计数、输出等。
实验步骤：
1. 按照电路原理图连接电路,并检查电路。
2. 按下复位按钮,计数器清零。
3. 开始实验,观察计数器计数,记录数据。
4. 观察输出波形,用示波器检测波形。
5. 实验结束,关闭电源,撤销电路连接。
实验结果：
1. 实验电路连接正确。
2. 计数器正常计数,能够实现30-60秒的计数功能。
3. 示波器检测到正确的输出波形。
结论：
本实验采用TTL集成电路构建30-60秒计数器电路,能够实现30-60秒的计数功能。
通过实验,掌握了计数器的工作原理和使用方法,提高了时序逻辑电路设计的能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电实验计数器电路 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#
实验5 计数器实验电路
1实验目的
掌握计数器的工作原理及特性
采用触发器及集成计数器构成任意进制计数器 2实验仪器与元器件 实验仪器
数字电路实验箱、数字万用表、示波器 2.2 芯片 74LS00/74ls04 74LS48 74LS161 共阴数码管 电位器 电阻等其它元件若干 3预习要求 预习计数器相关内容。
作出预习报告。
4实验原理
计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。
计数器的种类很多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。
按进位体制不同，可以分二进制和非二进制计数器。
按计数的增减趋势，可分加法或减法计数器等。
目前，无论是TTL 还是CMOC 集成电路，都有品种齐全的中规模集成计数电路。
作为使用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。
异步计数器 异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。
这样，当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。
在设计模为整数N 的异步计数器时，如果K N 2=，则为二进制计数器，例如设计一个
4位二进制计数器，1624==N ，K=4，用4个触发器级联即可。
如果N 不等于2的整次幂，则是非二进制计数器，这时，可将N 写N=1*2N K
其中1N 为奇数,这样由模为K 2和模为1N 的两个计算器级联而成,其中模为1N 的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令K 2=12,N =5,就是用一个模2计数器. T '触发器,+写出各触发
的变化规律，直接写出各触发器控制输入端的逻辑方程，最后画出逻辑电路图。
例如设计一个同步十进制加法计数器，其状态转换表如表所示。
采用双JK 触发器74LS76，通过分析状态转换表，可得到各触发器控制输入端的逻辑方程如下。
（1）第一位触发器0Q ，每来一个时钟脉冲CP ，其状态翻转一次，则100==K J 。
（2）第二位触发器1Q ，在10=Q 时，来一个时钟脉冲CP ，其状态翻转一次，而在13=Q 时不翻转，故301Q Q J =，.01Q K =。
（3）第三位触发器2Q ，在时再来一个101==Q Q 时钟脉冲CP 其状态就翻转，故
0122Q Q K J ==。
（4）第四位触发器3Q ，在1012===Q Q Q 时，再来一个钟脉冲CP 其状态就翻转，并在第十个CP 触发后，5进制异步计数4位二进制计数LD 是预置数控制端，A 、B 是计数使能（控制）端，RCO （D C B A Q Q Q ETQ =辑功能见表
表
74LS161的功能表
Vcc RCO QA QB QC QD ET LD R D
CP
A
B
C D EP
GND
根据表可知, 74LS161具有下列功能.
①异步清零 当R D =0时,不管其它输入端的状态如何
(包括时钟信号CP),计数器输出将被直接置零,称为异
步清零。
②同步并行预置数 当R D =1，LD=0、时钟脉
冲CP 的上升沿到达时，不管其它控制信号什么状态，A 、B 、C 、D 输入端的数据将分别被Q A ~Q D 所接收。
如果
没有时钟脉冲上升沿到达，尽管LD=0也不能将预置数
据置入Q A ~Q D 。
所以这个置数操作要与CP 上升沿同步，
且A~D 的数据同时置入计数器，称为同步并行预置数。
③保持 在R D =LD=1的条件下，当ET ·EP=0,即两个计数使能端中有0时,不管有无CP 脉冲作用,计数器都将保持原有状态不变,停止计数，需要说明的是，当EP=0，ET=1时，进位输出RCO 也保持不变。
而当ET=0时，不管EP 状态如何，进位输出RCO=0。
④计数 当RD=LD=EP=ET=1时，随着CP 脉冲，按8421码循环计数。
当计数状态达到1111时，其RCO=1产生进位输出。
用集成计数器构成任意进制计数器 虽然集成计数器的种类很多，也不可能包罗任意进制的计数器，当需要用到某进制的计数器时，可以利用计数器所特定的功能外加适当的电路来构成。
下面介绍两种情况的实现方法，其一是反馈清零法，其二是反馈置数法。
4.4.1反馈清零法
反馈清零法用于有清零输入端的集成计数器。
当计数器的清零端加低电平时，不管计数器处于状态，计数器回到全零状态。
又可以重新进行计数。
如图所示。
就是用反馈清零法将74LS161构成九进制加计数器。
工作原理自行分析。
4.4.2反馈置数法 反馈置数法适用于具有预置数功能的集成计数器。
对于具有同步预置数功能的计数器来说，在计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈到预置数控制端，当下一个CP 脉冲作用后，计数器就会把预置数输入信号状态置入输出端，预置信号消失后，计数器就从被置入的状态开始重新计数。
如图所示，采用反馈置数法，，工作原理自行分析。
测试中规模集成计数器
74LS161的逻辑功能自拟实验步骤以及测试中规模集成计数器74LS161的逻辑功能用的表格。
用74LS161构成10进制的加法计数器，并进行数码显示。
（1）画出逻辑电路图
（2）自拟实验步骤以及测
试10进制加法计数
的表格。
5.3时钟脉冲由多谐振荡器产生，并且能够在一定范围调节振荡器的频率。
6实验报告及思考题
整理实验数据，记录实验结果。
写出用74LS161构成10进制的加法计数器的分析过程以及多谐振荡器的工作过程。
在实验中出现的问题进行分析。