电子线路基础数字电路实验10 计 数 器
数字电路实验-光电计数器
课程综合设计课程名称：《数字电路实验》实验名称：《光电计数器》学院：应用科技学院专业：电子信息工程年级：2012级学号：____________姓名：____________设计意义及实现功能:工厂生产线或某些设备上（如打印机）常装有自动计数器，以便计算产量或为生产过程自动化合计算机管理系统提供数据，计数器种类很多，光电计数器是常见的一种。
设计并制作一个光电计数器，要求如下：（1）光源采用聚焦白炽灯，电压为6.3V，自行选择光敏器件。
当有光照到光敏器件上时，计数器不计数，当光照有亮突变到暗的一瞬间，产生一个脉冲沿，对这个脉冲沿进行技术，光照由暗突变到亮不计数。
(2) 计数器范围：00～99。
用两只LED数码管作显示组件，可显示00～99。
（3）定数控制功能：当需要定数时，事先预置一个定数值，显示器同时显示这个定数值。
每光照一次，计数器减“1”，当定数值减至:“00”,发出声、光报警。
（4）当计数器作“累加”功能时，需先清零。
计数器从“00”累加到“99”。
当光照次数大于99次时，发出声，光报警。
实验原理CD4511引脚图及功能CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS 电路能提供较大的拉电流。
可直接驱动LED显示器。
器中的字形消隐。
其功能介绍如下：BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。
数电实验报告十进制计数器设计
else if (EN) begin
if (!LOAD) Q1 <= DATA;
else if (Q1<9) Q1 <= Q1+1;
else Q1 <= 4'b0000;
end
end
always @(Q1)
if (Q1==4'h9) COUT = 1'b1;
else COUT = 1'b0;
Endmodule
二、仿真波形
三、电路图
四、引脚配置（约束文件）
五、思考与探索
1.本试验没有连接到实验板测试，不过可以将输出信号接至LED灯口，发光为高电平，根据发光的顺序判断计数器是否正常工作
2.遇到的问题，时钟信号上升沿和下降沿判断错误
3.二进制码->格雷码：从最右边该位的值，最左边一位不变
input EN;
input RST;
input LOAD;
input [3:0] DATA;
output [3:0] DOUT;
output COUT;
reg [3:0] Q1 ;
reg COUT ;
assign DOUT = Q1;
always @(posedge CLK or negedge RST) begin
实验报告
2017年12月7日成绩：
姓名
学号
班级
专业
课程名称
《数字电路实验》
任课老师
指导老师
机位号
实验序号
12
实验名称
十进制计数器设计
实验时间
2017.12.7
实验地点
一教225
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
10 数字电路基础(电子教材)
项目10 数字电路基础学习目标1．知识目标(1) 掌握数字信号与模拟信号的特点。
(2) 熟悉数字电路的特点与分类。
(3) 掌握十进制、二进制、八进制以及十六进制之间的转换。
(4) 掌握一些常用的编码。
(5) 掌握逻辑函数的表示方法及相互间的转化。
(6) 掌握逻辑代数和卡诺图化简方法。
2．技能目标(1) 能识别数字信号与模拟信号。
(2) 能测量调节数字信号的各个参数。
生活提点由于自然界中的各种信号，例如光、电、声、振动、压力、温度等通常表现为在时间和幅度上都是连续的模拟信号，所以传统上对信号的处理大都采用模拟系统(或电路)来实现。
随着人们对信号处理要求的日益提高，以及模拟信号处理中一些不可克服的缺点，对信号的许多处理转而采用数字的方法来进行。
近年来由于大规模集成电路和计算机技术的进步，信号的数字处理技术得到了飞速发展。
数字信号处理系统无论在性能、可靠性、体积、耗电量、成本等诸多方面都比模拟信号处理系统优越得多，使得许多以往采用模拟信号处理的系统越来越多地被数字处理系统所代替，进一步促进了数字信号处理技术的发展，其应用领域包括通信、计算机网络、雷达、自动控制、地球物理、声学、天文、生物医学、消费类电子产品等国民经济的各个部门，已经成为信息产业的核心技术之一。
比如平时用到的手机、MP3、计算机等产品，均是基于数字信号处理基础上的数字化产品，而数显电容计中所用的也均为各种集成数字电路，接下来先来认识一下数字信号。
项目目标：使用信号发生器获取数字信号与模拟信号。
项目要求：通过示波器来检测各数字信号的幅度、周期、脉冲宽度及占空比。
项目提示：图10.1 所示为信号发生器输出的模拟信号及数字信号的波形的示波器截图。
(a) 模拟信号截图(b) 数字信号截图图10.1 数字及模拟信号截图接下来通过信号发生器和示波器测试数字信号。
测试器件清单见表10-1。
表10-1 项目测试器件清单测试步骤如下。
1．将信号发生器的输出端与示波器的输入正确相连。
数电课程设计十秒倒计时定时器
辽宁师范大学《数字电路》课程设计（09级本科）题目: 定时器1学院：物理与电子技术学院专业：电子信息工程班级：09.3班学号：14级!姓名: 张宁指导教师：赵静邱红张卓2完成日期：2011年10 月27 日一•设计内容及要求10 秒的倒计时定时器，倒计时要求用数码显示，当定时到1秒时，有声音提示，提示声音为0.5秒，当倒计时到0时停止计数二.总体方案设计由设计内容及要求，我设计了一个以NE555构成的多谐振荡电路，来发出一秒间隔的脉冲；用74LS192进行倒计时，通过74LS47连接一个数码显示器；由74LS192发出的高低电平经过逻辑电路变化，连接74LS121来控制蜂鸣器在1秒时响。
三.单元模块设计.1.以NE555构成的多谐振荡器NE555的震荡器在本电路中的周期T=C(R1+R2)=1S 图二冲图三为多谐振荡电路 R1和R2, C 的值确保震荡周期为1 秒，图三的右下角为复位电路，与下一部分一同介绍。
2.倒计时电路图5-1 7 11.SI92的引和扌*列及逻辑符巧<H ）引脚扌非列I%1HI l_d I HL L TUT ?1 Qi 口。
CP (> OPuPOOJQO Qijr1一匕 f3 2 P2 P36Q2 7Q3CPu CPnMRTCu TC D1213L_r —Po “就Fil rial pin1011 —14-图四由74LS192的真值表图四可以看出，若想让元件工作在减计数状态MR PL 非，CPu的值必须分别为0，1，1。
由要求可以看出，192的初始必须是九，所以加了一个复位电路，确保初始值是9.计数器输入端P0,1,2,3对应接高低低高电平。
Q0, Q1,Q2,Q3为计数器输出端接到74LS47上。
NE555的3号管脚与74LS192的4浩管脚相连。
一秒发出一个脉冲，74LS192开始倒计时。
4.逻辑电路逻辑电路的作用在于将74LS192输出为一，即 Q3Q2Q1Q0=0001时输给报警电路一个负脉冲。
数字电子计时器
数字电子计时器吴东城（常州工学院计算机信息工程学院10计一，江苏常州213002）摘要：该数字电子计时器是用数字电路技术实现时、分、秒计时的装置，具有计时及校时功能。
该数字电子计时器的时间周期为24小时，计时器显示时、分、秒，计时器的时间对应现实生活中的时钟的一秒。
根据日常生活中的观察，数字电子计时器设计成型后供扩展的方面很多——涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。
因此，与机械式时钟相比具有更高的可视性和精确性，而且无机械装置，具有更长的使用寿命，所以研究数字钟及扩大其应用，有着非常现实和实际的意义。
数字电子计时器是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
但从知识储备的角度考虑，本设计是以中小规模集成电路设计数字钟的一种方法。
数字钟包括组合逻辑电路和时序电路关键词：计时器；计数器；校时；组合逻辑电路；时序逻辑电路；译码。
0 概述0．1课题的现状：由于该课题应用较为普遍，所以实现方法很多。
基于单片机原理实现，用数字电路实现，用EDA技术实现，还可用F201448技术工艺，当然，还可以通过编程实现。
0.2本课题设计的目的、意义：数字电子计时器是一种用数字电路技术实现时、分、秒计时的装置，与机械式计时器相比具有更高的准确性和直观性，企且无机械装置，具有更长的使用寿命，因此应该得到广泛使用。
本次课程设计的目的，就是为了了解数字电子计时器的原理，从而学会制作数字电子计时器，而且通过计时器的制作机一部了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字电子计时器包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习和掌握两种电路的原理与使用方法。
0.3课题内容、要求、达到的性能指标：（1）根据计时器的方框图和指定器件，完成计时器的主体电路设计及实验；（2）利用异步时序电路的方法，设计一个24进制的时空电路，要求当计数器运行到23时59分59秒是，秒个位计数器在接受一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求；（3）具有校时、分、秒；（4）在实验板上安装、调试出课题所要求的计时器；（5）画出逻辑电路图，时序图，并写出报告。
国开作业《数字电子电路》实验3集成计数器设计参考77
实验三集成计数器实验报告
一、实验目的和要求
1、学会用触发器构成计数器。
2、熟悉集成计数器。
3、掌握集成计数器的基本功能。
二、实验原理
计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。
1、用D触发器构成异步二进制加法/减法计数器
图5-1 3位二进制异步加法器
如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制
异步加法器。
图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。
将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：
图5-2 3位二进制异步减法器
2、异步集成计数器74LS90
74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：
图5-3 74LS90的引脚排列图。
数电课程设计--十秒倒计时定时器
辽宁师范大学《数字电路》课程设计（09级本科）题目：定时器1 学院：物理与电子技术学院专业：电子信息工程班级：班级学号： 14 姓名：张宁指导教师：赵静邱红张卓完成日期：2011 年 10 月 27 日一．设计内容及要求10秒的倒计时定时器，倒计时要求用数码显示，当定时到1秒时，有声音提示，提示声音为秒，当倒计时到0时停止计数二．总体方案设计由设计内容及要求，我设计了一个以NE555构成的多谐振荡电路，来发出一秒间隔的脉冲；用74LS192进行倒计时，通过74LS47连接一个数码显示器；由74LS192发出的高低电平经过逻辑电路变化，连接74LS121来控制蜂鸣器在1秒时响。
三．单元模块设计.1.以NE555构成的多谐振荡器图1 图二NE555的震荡器在本电路中的周期T=C(R1+R2)=1S图三。
图三为多谐振荡电路R1和R2，C的值确保震荡周期为1秒，图三的右下角为复位电路，与下一部分一同介绍。
2.倒计时电路图四图五由74LS192的真值表图四可以看出，若想让元件工作在减计数状态MR，PL非，CPu的值必须分别为0，1，1。
由要求可以看出，192的初始必须是九，所以加了一个复位电路，确保初始值是9.计数器输入端P0,1,2,3对应接高低低高电平。
Q0，Q1,Q2,Q3为计数器输出端接到74LS47上。
NE555的3号管脚与74LS192的4浩管脚相连。
一秒发出一个脉冲，74LS192开始倒计时。
图六4.逻辑电路逻辑电路的作用在于将74LS192输出为一，即Q3Q2Q1Q0=0001时输给报警电路一个负脉冲。
图七图八图九图九管脚功能描述:管脚3（A1）、4（A2）是负边沿触发的输入端；管脚5（B）是同相施密特触发器的输入端，对于慢变化的边沿也有效；管脚10（C ext）和管脚11（R ext/C ext）接外部电容（C x），电容范围在10pF～10μF之间；管脚9（R int）一般与管脚14（V CC，接＋5V）相连接；如果管脚11为外部定时电阻端时，应该将管脚9开路，把外接电阻（R x）接在管脚11和管脚14之间，电阻的范围在2～40kΩ之间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十计数器
一、实验目的
1. 学习用集成触发器构成计数器的方法。
2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。
3. 学习计数器的功能扩展。
4. 了解集成译码器及显示器的应用。
二、实验原理
计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。
按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。
根据计数脉冲引入的方式又有同步和异步计数器之分。
1. 用D触发器构成异步二进制加法计数器和减法计数器：
图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接触发器形式，再由低位触发器的?端和高一位的特点是将每只D触发器接成T Q CP 端相连接，即构成异步计数方式。
若把图10—1稍加改动，即将低位触发器的Q 端和高一位的CP端相连接，即构成了减法计数器。
1
—图10 74LS74A触发器型号为，引脚排列见前述实验。
本实验采用的D 2. 中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种可以执行十进制加法和同步十进制可逆计数器具有双时钟输入，
74LS182功能。
??2所示。
其中10减法计数，并具有清除、置数等功能。
引脚排列如图—LD DO非同步进位输出端；CP??CP置数端；加计数端；??减计数端；??Du CO??非同步借位输出端；Q、Q、Q、Q??计数器输出端；D、D、D、CBDBACA D??数据输入端；CR??清除端。
D表10—1为74LS192功能表，说明如下：
当清除端为高电平“1”时，计数器直接清零(称为异步清零)，执行其它功能时，CR置低电平。
置数端为低电平时，数据直接从置数端D、D、当CR为低电平，D、LD CBA D置入计数器。
D为低电平，CR为高电平时，执行计数功能。
执行加计数时，减计数当LD端CP接高电平，计数脉冲由加计数端Cp输入，在计数脉冲上升沿进行842uD编码的十进制加法计数。
执行减计数时，加计数端CP接高电平，计数脉冲由减u计数端CP输入，在计数脉冲上升沿进行8421编码十进制减法计数。
表10—2D为8421码十进制加、减计数器的状态转换表。
2 —图101
3. 计数器的级联使用
一只十进制计数器只能表示0—9十个数，在实际应用中要计的数往往很大，一位数是不够的，解决这个问题的办法是把几个十进制计数器级联使用，以扩大计数范围。
如图10—3所示为有两只74LS192构成的加计数级联电路图，CO 接到高一位计数器端接计数脉冲，进位输出端连接特点是低位计数器的CP u的CP端。
在加计数过程中，当低位计数器输出端由1001(g)变为0000(g)时，10u10
CO输出一个上升沿，送到高一位的CP端，使高一位计数器加1进位输出端，u 也就是说低位计数器每计满个位的十个数，则高位计数器计一个数，即十位数。
同理，在减计数过程中，当低位计数器的输出端由0000(0)变到1001(9时，)1010．BO输出一个上升沿，送到高一位的CP端使高一位减1。
借位输出D4. 实现任意进制计数
利用中规模集成计数器中各控制及置数端，通过不同的外电路连接，使该计数器成为任意进制计数器，达到功能扩展的目的。
图10—4为利用74LS192的置数端的置数功能构成五进制加法计数器的原理图，状态转换表如表10LD—3所示。
它的工作过程是：预先在置数输入端输入所需的数，本例为DDDD=0000。
假该计数器从0000状态开始按8421编码计数，当输出状态ACDD达到0100后再来一个计数脉冲，计数器输出端先出现QQQQ=0101，此时与ABCD非门输出立刻变为低电平，于是四位并行数据DDDD=0000被置入计数器中，ABCD即
QQQQ=0000，实现了五进制计数，紧接LD恢复高电平，为第二次循环ADBC作好准备。
这种方法的缺点是置数时间太短及利用了一个无效态，可能会造成译码，显示部分产生误动作，此时，应采取措施消除之。
表10—2
输入脉冲数输出
Q Q Q Q ACBD0 0 0 0 0
1 1 0 0 0
0 0 1 0 2
1 1 0 3 03
1表
C P QQ QQ A C B D
0 0 0 0 0
1 0 1 0 0
0 2 0 0 1
1 0 0 1 3
0 0 1 0 4
1 0 1 0 5
0 0 0
译码及显示5.
计数器输出端的状态反映了计数脉冲的多少，为了把计数器的输出显示为相应的数，需要接上译码器和显示器。
计数器采用的码制不同，译码器电路也不同。
二??十进制译码器用于将二??十进制代码译成十进制数字，去驱动十进制的数字显示器件，显示0—9十个数字，由于各种数字显示器件的工作方式不同，因而对译码器的要求也不一样。
中规模集成七段译码器CC4511用于共阴极显示器，可以与磷砷化LED数码管BS201或BS202配套使用。
4511可以把8421编码的十进制数译成七段输出a、b、c、d、e、f、g，用以驱动共阴极LED。
图10—5为LED七个字段显示示意图。
图10—6为计数、译码、显示的结构框图。
在实验台上已完成了译码CC4511和显示器BS202之间的连接，实验时只要将十进制计数器的输出端Q、Q、Q、Q直接连接到译码器的相应输入端A、DBCA B、C、D 即可显示0—9个数字。
4
—10图 3 —10图
6
10—图图10—5
三、实验设备与器件示波器 2. 组件 1. EEL—08输入四2×2、74LS74×2、同步十进制可逆计数器74LS1923. 双D触发器1
×与门74LS00
四、实验内容触发器构成四位二进制异步加法计数器。
1. 用74LS74D触发器，验证逻辑功能，待各触 触发器接成T(1)取两片74LS74，先把D R CP端接逻辑开关，7最低位的—1连接。
发器工作正常后，再把它们按图D S为防
止干扰各触发器接电平指示器。
端接单次脉冲源，输出端Q—Q14D )。
电源处端
应接某固定高电平(可接＋5V端逐个送入单次脉冲，观察并列表记录CP(2)清零后，由最低位触发器的状态。
Q—Q14、Q的连续脉冲，用双踪示波器观察CP、
(3)将单次脉冲改为频率为1KH Dz、QQ波形，描绘之。
Q、ABC端相连接，构成Q端和高一位的CP(4)将图10—1电路中的低位触发器的Q状态。
、(3)要求进行实验、观察并列表记录Q—减法计数器，按实验内容(2)AD 74LS192十进制可逆计数器的逻辑功能。
2. 测试、CRD、置数端、数据输入端计数脉冲由单次脉冲源提供，清零端LD A分别接实验台上译码相、Q、D、分别接逻辑开关，输出端Q、QQ、DD DDBCABC BOCD 1接0—10DCBA应输入端、、、及—指示器，指示器。
、逻辑功能，判断此集成块功能是否正常。
74LS192逐项测试1—10按表．
1)清除
令CR=1，其它输入为任意状态，这时QQQQ=0000，译码显示为0字。
ACDB清除功能完成后，置CR=0。
(2)置数
令CR=0，CP，CP任意，数据输入端输入任意一组二进制数Du，令=0，观察计数器输出dcbaDD=dcba是否已被置入？DD LD ACBD予置功能完成后，置=1。
LD(3)加计数
，=CP=1，CR=0CP接单次脉冲源。
LD un清零后由CP逐个送入10个单次脉冲，观察Q—Q及CO状态变化及数ADu码显示情况，观察输出状态变化是否发生在CP的上升沿。
并用示波器观察CP、uu Q、Q、Q、Q波形。
ADCB(4)减计数
，=CP=1，CR=0CP接单次脉冲源。
LD Du参照(3)进行实验。
3. 用两片74LS192组成两位十进制加法计数器。
接图10—3连接实验电路。
输入计数脉冲，进行由00—09累加计数，记录之。
4. 将两位十进制加法计数器改接成两位十进制减法计数器。
实现由99—00递减计数，记录之。
5. 用74LS192及74LS00构成六进制加法计数器。
按自拟电路连接实验电路。
(1)逐个送入单脉冲，观察并记录之。
(2)观察数码显示有否异常现象？如有，分析产生误动作原因，并提出解决办法。
五、实验报告
1. 整理实验数据，并画出波形图。
2. 总结用中规模集成计数器构成任意进制计数器的方法。
3. 对实验中异常现象分析。
六、预习要求
1. 复习有关计数器部分内容。
拟出实验中所需测试表格。
2.
3. 画出用两片74LS192构成两位十进制减法计数器电路图。
4. 画出用74LS192及74LS00构成六进制加法计数器电路图。
注：CC40192同步十进制加/减计数器性能与74LS192相同，可互换使用，CC40192引脚排列如图10—4，功能表如表10—4。
本实验如全部采用CMOS集成块，建议选用下列器件：与非门：2输入四与非门CC4011
D触发器：双D触发器CC4012
计数器：BCD可予置数加/减计数器CC—40192
数a
减计数图10—7。