计算机接口与微机原理-第14周-DMA控制器8237A-b

DMA控制器8237Av外设与内存间的DMA工作时序v存储器间的DMA工作时序v PC/XT的DMA控制电路v DMA应答电路v8237A的应用举例v PC/XT机上的初始化和测试v磁盘DMA传输的初始化编程中山大学信息科学与技术学院陈任8237A 的工作原理(1)初始化工作模式起始地址传送字节数启动I/O 接口I/O 接口准备好数据并向8237A 发出DMA 请求DREQ 8237A 向CPU 发出总线持有请求信号HRQ CPU 在当前总线周期结束之后发出总线持有响应信号HLDA并让出总线8237A 接管总线并向接口发出DMA 响应DACK DACK 可作为端口选择信号8237A 读取I/O 端口并将读出的字节写入存储器（信号：IOR,存储器地址，MEMW ）DMA 写操作传送一个字节地址加1，计数值减1如果计数值减至0发出EOP整个传送过程结束，否则，进入(10)123456789CPU 8237AI/O 接口DREQ HRQ HLDADACK 在块传送模式下转到（8）10在字节传送模式下，让出总线转到（3）在请求传送模式下，如果DREQ 无效则让出总线回到（3），否则，转到(8)8237A 的工作原理(2)8237A （一个通道）I/O 接口（1）DREQ 8088（2）HRQ（3）HLDA（4）DACK 初始化一个通道CPU 在DMA 之前需要进行初始化：设置DMA 的命令和模式寄存器，为DMA 通道设置地址和计数寄存器的值。

I/O 接口不需要地址译码电路，DACK 直接作为其中I/O 数据端口的片选信号（5）存储器地址IORMEMW存储器（5）数据（5）IOR （5）MEMW数据总线地址总线控制总线（7）EOP （当计数减为0时发出）地址计数（6）地址增/减1计数减1外设和内存间DMA传送时序(1)v8237A主要用于外设和内存之间进行高速的数据传输。

v8237A有两个主要的工作周期，即空闲周期（Idle Cycle）和有效周期（Active Cycle），每个周期由若干个状态构成。

v8237A设有7个独立的操作状态：SI、SO、S1、S2、S3、S4和SW，每个状态包含一个时钟周期。

›SI是非操作状态，8237A未接到DMA请求时便进入SI状态，此时8237A 可由CPU编程并预置操作方式。

›状态SO是DMA服务的第一个状态，此时8237A已向CPU的HOLD引脚发出一个DMA请求信号，但还没收到回答信号。

›S1、S2、S3、S4是DMA服务的工作状态。

›必要时，由慢速设备使用8237A的READY线，在S2和S4或S3和S4之间插入等待状态SW。

外设和内存间DMA传送时序(2) v空闲周期：系统复位后或无DMA请求时8237A处于空闲周期，工作于从态方式。

›在空闲周期的每一个时钟周期，8237A都对DREQ线进行采样，以确定是否有DMA请求，若无请求则一直处于SI状态。

›同时对CS#端进行采样，若CS#为低电平，而DREQ也为低（无效）则进入程序状态。

此时，CPU可以对8237A进行编程，把数据写入内部寄存器，或从内部寄存器中读出内容进行检查。

›IOR#和IOW#信号控制读/写操作，地址信号A3~A0用于选择内部寄存器的端口地址。

外设和内存间DMA传送时序(3) v有效周期：›当8237A在SI状态采样到外部存在有效的DMA请求信号DREQ(1)后，就向CPU发出DMA请求信号HRQ(2)，并进入有效周期SO状态，等待CPU发出允许DMA操作的回答信号HLDA。

›此时，8237A仍可接受CPU的访问，SO是由主态转至从态的过渡阶段。

若在SO周期的上升沿采样到HLDA信号（高电平）(3)，则表示CPU已经交出系统总线的控制权，下一个周期便进入DMA传送状态周期S1，DMA处于主态工作方式。

›一个完整的DMA传送周期由S1、S2、S3和S4共4个状态组成。

外设和内存间DMA传送时序(4) v有效周期：›在S1状态周期，地址允许信号AEN有效(4)，把要访问的存储单元的高8位地址A15~A8送到数据总线DB7~DB0上(5)，并发地址选通信号ADSTB，其下降沿（S2周期内）把高8位地址锁存到外部的地址锁存器中(6)。

低8位地址A7~A0由8237A直接送到地址总线上(7)，在整个DMA 传送中都要保持住。

›S2状态周期用来修改存储单元的低16位地址。

此时，8237A从DB7~DB0线上输出这16位地址的高8位A15~A8，从A7~A0线上输出低8位。

另外8237A向外设输出DMA响应信号DACK (8)，并使读或写信号有效，这样外设和内存间可在读写信号控制下交换数据。

›通常DREQ信号必须保持到DACK有效之后才能失效，失效允许有一个时间范围，图中用多条斜线表示(9)。

外设和内存间DMA传送时序(5) v有效周期：›若对命令寄存器的D3位编程，设定为正常时序后，工作时序中将会出现S3状态(10)，用来延长读脉冲，即延长取数时间。

如用压缩时序工作，则没有S3状态，直接由S2状态进入S4状态。

›在S4状态，8237A对传输模式进行测试，如非块传输方式，也不是请求传输方式，则在测试后可立即回到S1或S2状态。

›在块传送方式下，S4后应接着传送下一个字节，在大部分情况下，地址高8位不变，每传送256个数据字节才变一次，仅低8位地址增1或减1。

›所以，在大部分情况下锁存高8位地址的S1状态就用不着，可直接由S4周期进入S2周期，从输出低8位地址起执行新的读写命令(11)，一直到数据传送完毕，8237A又进入SI周期等待新的DMA请求。

外设和内存间DMA传送时序(6) v扩展写周期：›可以看出，8237A用正常时序工作时，一般要用到3个时钟周期S2、S3和S4。

在系统特性许可的范围内，为加快传送速度，可采用压缩时序，将传送时间压缩到两个时钟周期S2和S4内，压缩时序只能出现在连续传送数据的DMA操作中。

›无论是正常时序还是压缩时序，当高8位地址需要修正时，S1状态仍必须出现。

›如果外设的速度较慢，必须用正常时序工作。

若正常时序仍不能满足要求，以至于还是不能在指定时间内完成存取操作，那么就要在硬件上通过READY信号，使8237A插入等待状态SW。

›有些设备是利用8237A送出的IOW#或MEMW#信号的下降沿产生READY响应的，而这两个信号都是在传送过程的最后才送出，为使READY信号提前到来，将写脉冲拉宽，并使它们提前到来，就要用到扩展写信号方法(12)。

扩展写功能是通过对命令寄存器的D5位的设置来实现，当D5位置1时，写信号被扩展到2个时钟周期。

›在S4状态开始前，8237A要检测READY输入信号，若其为低则插入等待状态SW，直到READY变为高电平，才进入S4。

对于慢速的存储器和I/O设备，进行DMA传送时，可插入等待周期。

存储器到存储器传送时序(1)v当命令寄存器的D0位置1时，允许存储器与存储器之间的DMA传送。

传送操作必须用通道0和通道1进行，先用通道0从源内存单元读入数据字节，放入暂存器，再经通道1写入目的内存单元。

v传送过程由8个时钟周期组成。

前4个状态用S11、S12、S13、S14表示，这4个时钟周期用于从源内存单元读出数据。

后4个状态用S21、S22、S23和S24表示，把数据写入目的内存单元。

存储器到存储器传送时序(2)v在读出状态，通道0的高8位地址A15~A8通过DB7~DB0输出(1)，由ADSTB信号锁存到外部锁存器中(2)，低8位地址由A7~A0直接输出(3)。

v从S13状态起MEMR#有效(4)，到S14时钟周期的上升沿把源内存单元读出的数据通过DB7~DB0送到8237A的暂存器(5) 。

v4个读周期完成后，进入4个写周期，先通过DB7~DB0引线输出通道1的高8位地址A15~A8(6)，并由ADSTB锁存到外部锁存器中(7)，低8位地址由A7~A0输出(8)。

v在以后的周期，使MEMW#有效(9)，把暂存器中的数据经DB0~DB7输出到目的内存单元(10)。

v数据传送完成后发EOP#信号，结束DMA操作(11)。

IBM PC/XT 的DMA 控制电路8237A驱动器页面寄存器锁存器A 0~A 7A 16~A 19A 8~A 15A 0~A 7AEN ADSTB DCLK DMA CS RDY TO DMARESET HOLDA XIOR XIOW XMEMR XMEMW DRQ 0~3D 0~7WRT DMAPG DMA AENWA WBRARBWRITE READD 3-01G 2GOE GTCHRQ DMA DACK 0BRD DACK 1DACK 2DACK 3EOP HRQ DACK 0DACK 1DACK 2DACK 3CLK CS READY RESET HLDA IOR IOW MEMR MEMW DREQ 0~3DB 0~7A 4~A 7A 0~A 3IBM PC/XT的DMA控制电路v PC/XT机中的DMA控制电路由8237A-5 DMA控制器、地址驱动器74LS244，地址锁存器74LS373和页面寄存器74LS670等器件组成。

v构成四个DMA通道，提供数据宽度为8位的DMA传输：›通道0 –动态存储器刷新通道0设置：实地址为0，计数值为64K, 工作方式为读操作，自动预置，地址加1，单字节传送。

›通道1 –保留›通道2 –软盘›通道3 –硬盘v固定优先级，通道0优先级最高，通道3最低。

v当进入DMA服务时，直接从8237A-5的A7~A4和A3~A0端输出低8位地址，在整个DMA传输周期中，这些地址信号是稳定的，被送到地址驱动器74LS244的输入端。

v仅仅在S1、S2状态，高8位地址A15~A8才通过DB0~DB7输出，因此要用ADSTB选通信号将高8位地址锁存在地址锁存器74LS373中。

v8237A-5只能提供16位地址，因此设置了一个页面寄存器74LS670来产生存储器的高4位地址A19~A16，通过对页面寄存器的编程，可以实现在1M内存范围内寻址，但是在DMA传输过程中，页面寄存器的值是固定的，即总是指向内IBM PC/XT的DMA控制电路v页面寄存器共有四组4位地址，可以用于四个通道。

通道1, 通道2和通道3分别采用端口83H, 81H和82H，通道0未用。

页面寄存器的片选信号WRT DMAPG#采用地址80~9FH译码。

v页面寄存器内部有4个可以由程序读写的寄存器，每个寄存器对应一个DMA 通道，长度均为4位。

v对于每一个DMA通道来说，页面寄存器的4位输入接到系统数据总线的D3~D0，4位输出接系统地址总线的A19~A16。

v当控制信号WRITE#为低电平时，可从数据总线的低4位D3~D0将最高4位地址信息写入该通道的页面寄存器。