(完整word版)跨导运算放大器的设计
跨导运算放大器设计实例
李福乐 lifule@
1
Specifications
• CSMC 0.6um DPDM CMOS Process • GBW > 100MHz, PM > 60 when CL=2pF • DC Gain > 80dB • Output swing > 4V (differential) • Full differential architecture • Low Power (Large FOM)
所设计的OTA要应用于课程设计10bit cyclic ADC中。 在开关电容ADC中，ADC的速度取决于级电路的建立速度，而级电路的建立过程 可视为由大信号压摆区和小信号线性建立区构成，其中，小信号建立区的时间通 常要占到总建立时间的80%~90%，因此，OTA的大信号压摆率对ADC的速度影响 较小； 从另一个方面来说，压摆率只取决于偏置电Байду номын сангаас，当偏置电流和电容确定后，无论 输入管的VGS-VT是大是小，压摆率都不变。对于连续信号处理电路，我们希望 OTA在整个设计带宽内工作时，输出信号不会因为摆率跟不上而幅度受限，这个 时候需要SR/GBW大一些，即输入管的VGS-VT大一些；但是，对于采样信号处理 电路，比如我们所要设计的ADC，当我们确定好偏置电流，然后降低输入管的 VGS-VT，这个时候，SR不变，GBW变大，即SR/GBW变小了，而最终的建立时 间反而缩小了，ADC的速度加快了。 因此，SPEC中没有提出对SR的具体要求。 注意：不同应用对SR/GBW的不同要求！
3
MOST parameters
• u? Cox?
– Find out un, up, toxn and toxp from model library
(完整word版)跨导运算放大器的设计
跨导运算放大器的设计一、实验任务1-1 实验目的学会使用数模混合集成电路设计仿真软件Hspice ；学会按要求对电路的参数进行调整；学会对工艺库进行参数提取；学会用提取的参数进行手工计算分析并与仿真得出的参数进行比较。
通过上述实践达到对之前所学《模拟集成电路原理与设计》理论课程内容的更深入的理解和掌握，以及初步掌握模拟集成电路设计的方法和步骤，使学生能较快适应未来模拟集成电路设计的需求。
1-2 实验任务：设计一个跨导运算放大器（1） VDD=1.8 V , 使用models.mdl 库文件，1:B 是指两个管的w/L 之比，I bias =54 μA ，试调整各个管的参数，使该运放的放大倍数A V =inip noutv v v ->60，而且同时满足增益带宽积GBW>100 MHz ，相位裕度PM>65 oC ，并且最优指数totalLI C GBW FOM ∙=>0.422，可先参照一个样板仿真文件ota.sp 和 ota_test.sp，然C LB : 1 1 : B后自己调整；（2） 仿真各指标满足要求后，自行设计参数提取电路进行电路中的各个部分晶体管的参数提取，然后进行手算分析。
将分析结果与实际仿真结果进行比较； （3） 尽你所能调整除 VDD 之外的其他参数，包括I bias 来提高FOM ，最高能提高到多少？ 最后提交一个word 电子文档，包括参数提取过程、手算分析过程、电路图（带管子参数）、仿真波形图、及相关详尽的说明。
二、实验内容2-1 问题12-1-1参数分析•增益Av由out m V BR g A 10=，m g = 34||out o o R r r = ，333,EN o d V L r I =444EP o d V Lr I =B= (W 3/L 3)/(W 2/L 2)则43432233111//)/(2d d PN EN d ox out m v I I L L V V L W L W I L W uC BR g A ⨯⨯==所以，可通过增大M1的宽长比，增大L4的大小，以及提高M3和M2的沟道宽长比之比B 来提高放大增益V A 。
跨导放大器的设计考虑
跨导放大器的设计考虑
采用电压反馈放大器(VFA) 来设计一个优质的电流到电压(跨导放大器) 转换器是一项重大的挑战。
本文将会探讨一个用345 MHz 的轨到轨输出，电压反馈放大器(例如是美国国家半导体的LMH6611)来实现的简单TIA 设计，并提供TIA 设计所必需的信息，讨论TIA 的补偿和性能结果，以及分析TIA 输出端的噪声。
由于LMH6611 工作在较大增益(RF) 时，其输入偏置电流便较低，故可容许电路工作在低光强度的条件下。
运算放大器反向端上的总电容(Cr) 包括光二极管的电容(CPD) 和输入电容(CIN)，Cr 在电路稳定性方面扮演着很重要的角色，而稳定性则取决于这个电路的噪声增益(NG)，其定义为：
为了保持稳定性，需要加入一个反馈电容(CF) 与RF 并联以便在噪声增益函数中的fP 处构建一个极点。
通过选用合适容值的CF，便可使噪声增益的斜坡变平从而获取最佳的性能，这样使得频率fP 点的噪声增益等于运算放大器的开环增益。
这个在AOL 和噪声增益交点以上的噪声增益斜率平坦化会得到一个45 度的相位余量(PM)。
这是因为在交点处，fP 点的噪声增益极点会贡献一个45 度的相位超前，因此给出了一个45 度的相位余量(假设fP 和fZ 之间最少有10 MHz 的距离)。
公式3 和4 理论上可计算出CF 的最优值和期望的-3 dB 带宽：。
跨导放大器设计实例
模拟集成电路实验——跨导放大器设计实验报告学院：电信学院班级：微电子23班姓名：游晓东学号：2120503069一、设计指标二、电路结构确定电路结构的原因： ① 根据设计指标② 电路结构对称，匹配度高，,Offset CMRR 性能指标好③ 电路稳定性好，只有一个主极点④ 该电路为差分输入，单端输出，共模抑制比大，输出共模点较稳定三、电路原理概述该电路主要由三部分组成：带隙基准电流源、偏置电路、跨导放大器9~21M M 构成一个跨导放大器，其中13M 为尾电流源，向输入的差动对管提供电流偏置。
11,12M M 为输入差分对管，将小信号电压转换成小信号电流。
9,14M M 和10,17M M 为两个对称的电流镜，比例复制小信号电流。
14,15M M 与16,17M M 为共源共栅结构，可以提高输出阻抗和开环增益。
18,19,20,21M M M M 为低压共源共栅电流镜，可以作为单端输出并且提高输出摆幅。
0~8M M 构成偏置电路部分，为跨导放大器提供偏置电流。
22~34,0~2,0~2M M Q Q R R 构成带隙基准电流源部分，为电路提供基准电流源。
四、设计过程1. 分配电流根据静态电流250A μ限制，分配带隙基准电流源部分20A μ，偏置电路部分10A μ（其中每一路2A μ），跨导放大器部分210A μ。
分配14,17M M 的偏置电流14M I 时主要考虑三个指标：,,GBW SR GMGM 要求900~1100/A V μ，因此GM 取1000/A V μ。
由于11GM B gm =⋅，B为14,9M M 的偏置电流之比，因此111000/B gm A V μ⋅= （1）GBW 要求大于3MHZ 。
112LB gm GBWC π⋅=⋅，因此11566/B gm A V μ⋅> （2）SR 要求大于3/V S μ。
92M LB I SRC ⋅=，因此9290M B I A μ⋅> （3）由于9112M ODI gm V =，若OD V 取0.2V ，则由（1）得9100M B I A μ⋅=，由（2）得956.6M B I A μ⋅>，由（3）得945M B I A μ⋅>。
第八讲 跨导运放的分析与设计讲解
失调分布分析
Ota simulation
.prot .lib ‘LIB_PATH\csmc.lib’ tt .unprot .option post probe
交流扫描
增加Cc， p1 向下移动， GBW减小相位裕度增加
FOM=GBW*CL/Ib No!
交流扫描
加Rz，可减弱零点的作
用，提高相位裕度；当
Ota simulation
达到零极点抵消时，应
.prot
满足：
.lib ‘LIB_PATH\csmc.lib’ tt .unprot
Rz (CL+Cc)/(gm3Cc)
由于零点的作用，相位裕度 从60多度减小至39度！
交流扫描
Ota simulation
.prot
.lib ‘LIB_PATH\csmc.lib’ tt
.unprot
.option post probe
分析miller补偿效应
.probe ac v(vo1) v(vo) vp(vo)
.op
*.dc v_vdc 2.48 2.495 0.0001
工作点分析
• 浏览并分析.lis文件的内容 • .prot与.unprot使用将使得其中的内容不在.lis中出现 • 用oper查找，即可找到operating point information这
一段，可看到电路各节点的电压、各元件的工作状态
• 注意此时vo=4.8916 • 对于提供电源的电压源v_vp，注意其功耗就是电路功
.lib ‘LIB_PATH\csmc.lib’ tt
.unprot
.option post probe
.probe dc v(vo1) v(vo)
(完整word版)CMOS二级密勒补偿运算放大器的设计
课程设计报告设计课题:CMOS二级密勒补偿运算放大器的设计姓名：XXX专业:集成电路设计与集成系统学号:1115103004日期2015年1月17日指导教XXX师：国立华侨大学信息科学与工程学院一:CMOS二级密勒补偿运算放大器的设计1：电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路.2：电路描述：输入级放大电路由M1～M5组成。
M1和M2组成PMOS差分输入对管，差分输入与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载;M5为第一级放大电路提供恒定偏置电流.输出级放大电路由M6和M7组成，M6为共源放大器,M7为其提供恒定偏置电流同时作为第二级输出负载。
偏置电路由M8~M13和Rb组成,这是一个共源共栅电流源,M8和M9宽长比相同.M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。
对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。
在提供偏置电流的同时，还为M14栅极提供偏置电压。
相位补偿电路由M14和Cc组成，M14工作在线性区,可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。
3:两级运放主体电路设计由于第一级差分输入对管M1与M2相同，有R1表示第一级输出电阻，其值为则第一级的电压增益对第二级，有第二级的电压增益故总的直流开环电压增益为所以4：偏置电路设计偏置电路由M8~M13 构成,其中包括两个故意失配的晶体管M12 和M13,电阻RB 串联在M12 的源极,它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。
为了最大程度的降低M12 的沟道长度调制效应，采用了Cascode 连接的M10以及用与其匹配的二极管连接的M11 来提供M10 的偏置电压。
最后，由匹配的PMOS器件M8 和M9 构成的镜像电流源将电流IB 复制到M11 和M13,同时也为M5 和M7提供偏置。
跨导放大器的分析与设计1
流进或者流出输入端 的电流为0
运算放大器与跨导放大器（1）
运算放大器与跨导放大器（2）
运算放大器（Opamp） 跨导放大器（OTA）
通用放大器 电压控制电压源（VCVS） 低输出阻抗
能驱动电阻性负载或电容性 负载
OTA＋Buffer
缓冲器增加了电路的复杂度 和功耗
差分对Cgd的Miller效应消除办法：
使用Cascode结构（可提高增益） 使用中和（Neutralization）电容
提要
跨导放大器的基本概念 单级跨导放大器 两级OTA的基本特性 两级OTA的频率补偿：Miller补偿 反馈型OTA中的噪声 两级OTA的设计 阶跃响应：线性建立过程 阶跃响应：放大器中的压摆问题
单级OTA：最大输出摆幅
调节输入/输出共模电 平，使得可获得的输 出电压摆幅达到最大
使用长沟道平方律方 程很容易确定优化的 输入/输出共模电平
受到短沟道效应的影 响
差分 摆幅
单端 摆幅
SW
2 min[Vout(max) Voc ,Voc Vout(min) ]
实际电路中输入/输出 共模电平是由跨导放 大器的接口电路（前 后级电路）决定的
跨导放大器的分析与设计（1）
提要
跨导放大器的基本概念 单级跨导放大器 两级OTA的基本特性 两级OTA的频率补偿：Miller补偿 反馈型OTA中的噪声 两级OTA的设计 阶跃响应：线性建立过程 阶跃响应：放大器中的压摆问题
理想运算放大器
差分输入端 差模电压增益为无穷
大 输入阻抗为无穷大 输出阻抗为0
单级OTA：输出摆幅
Vout(max) VDD Vminp
单
端
Vout(min) (Vic Vt Vov ) Vminn
(完整word)全差分高增益、宽带宽CMOS运算跨导放大器的设计
目录1 引言 (1)2 软件介绍 (3)3 运算放大器设计基础 (5)3.1运放的主要性能指标 (5)3.2运算放大器的基本结构 (6)3.2.1全差分运放 (6)3.2.2套筒式结构 (7)3.2.3折叠式结构 (8)4 系统总体设计 (10)4.1电路设计的整体结构 (10)4.2 主放大电路设计 (11)4.3 偏置电路的设计 (13)4.4 输出级的设计 (13)4.5 共模反馈的设计 (14)4.6 总体布局 (15)5 仿真与分析 (17)5.1运放直流与交流特性 (17)5.2噪声特性分析 (19)5.3电源抑制比 (19)5.4设计指标 (20)5.5放大器参数 (21)6 版图设计与分析 (22)6.1 L-Edit介绍 (22)6.2版图设计规则 (22)6.3基本器件版图设计 (23)6.3.1 NMOS版图设计 (23)6.3.2 电容电阻版图设计 (24)6.4版图的总体设计 (26)6.4.1主电路模块版图 (26)6.4.2偏置模块版图 (27)6.4.3输出模块版图 (27)6.4.4整体模块版图 (28)6.5 LVS版图比对 (29)7 结论 (31)谢辞 ................................................................................................... 错误!未定义书签。
参考文献 .. (32)附录1 (33)附录2 (35)1 引言集成运算放大器（Integrated Operational Amplifier）简称集成运放，是由多个CMOS管与电容电阻通过耦合方式实现提高增益的模拟集成电路[1]。
集成运放具有增益高、输入阻抗大、输出阻抗低、共模抑制比高和失调与漂移性小等优点，而且当输入电压值为零时，输出值也为零。
集成运放是构成常用集成电路系统的通用模块[2] [3]。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
跨导运算放大器的设计一、实验任务1-1 实验目的学会使用数模混合集成电路设计仿真软件Hspice ；学会按要求对电路的参数进行调整；学会对工艺库进行参数提取；学会用提取的参数进行手工计算分析并与仿真得出的参数进行比较。
通过上述实践达到对之前所学《模拟集成电路原理与设计》理论课程内容的更深入的理解和掌握，以及初步掌握模拟集成电路设计的方法和步骤，使学生能较快适应未来模拟集成电路设计的需求。
1-2 实验任务：设计一个跨导运算放大器（1） VDD=1.8 V, 使用models.mdl 库文件，1:B 是指两个管的w/L 之比，I bias =54A ，试调整各个管的参数，使该运放的放大倍数A V =inip noutv v v ->60，而且同时满足增益带宽积GBW>100 MHz ，相位裕度PM>65 o C ，并且最优指数totalLI C GBW FOM •=>0.422，可先参照一个样板仿真文件ota.sp 和C LB : 1 1 : Bota_test.sp ，然后自己调整；（2） 仿真各指标满足要求后，自行设计参数提取电路进行电路中的各个部分晶体管的参数提取，然后进行手算分析。
将分析结果与实际仿真结果进行比较；（3） 尽你所能调整除 VDD 之外的其他参数，包括I bias 来提高FOM ，最高能提高到多少？最后提交一个word 电子文档，包括参数提取过程、手算分析过程、电路图（带管子参数）、仿真波形图、及相关详尽的说明。
二、实验内容2-1 问题12-1-1参数分析•增益Av由out m V BR g A 10=，m g = 34||out o o R r r = ，333,EN o d V L r I =444EP o d V Lr I =B= (W 3/L 3)/(W 2/L 2)则43432233111//)/(2d d PN EN d ox out m v I I L L V V L W L W I L W uC BR g A ⨯⨯==所以，可通过增大M1的宽长比，增大L4的大小，以及提高M3和M2的沟道宽长比之比B 来提高放大增益V A 。
•增益带宽积GBW由12d out L f R C π=out m V BR g A 10=102m V d L g B GBW A f C π==因为C L 的值不变，所以理论上提高M3和M2的沟道宽长比之比B 、增大M1的跨导即增大M1的宽长比可以增大GBW ，且满足增益的要求。
• 相位裕度PM该电路中，nout 为主极点，CL 不变，所以输出电阻Rout 变化会使主极点发生变化。
M2和M3之间的点N2a 为第一非主极点，所以通过改变M2M3的W/L 之比，通过使第一非主极点的位置外移，进而可以改变相位裕度。
但是，改变管子参数的同时，总会伴随增益或带宽的下降，所以，合理取值才是最重要的。
• 最优指数FOM由/L totalFOM GBW C I =⋅GBW 满足要求时，减小I total 值可以增大FOM因为I bias 为定值，所以若减少I total ，则需减小管子的尺寸但I total 跟GBW 具有一定的矛盾关系，且电流太小管子可能会进入截止状态。
即使能令MOS 管处于饱和状态，考虑实际情况，过驱动电压也不能太小。
2-1-2仿真结果2-1-3相关参数2-1-4计算参数C L=1.0386pI bias=54uAI total =254.4705uA V0 =62.111f d=1.1952MHzPM =70.629>65GBW=A V0 f d=62.111*1.7832=110.76>60total LI CGBW FOM •==0.45>0.422从输出文件中查得各管都工作在饱和区，符合要求。
由计算，可以证明实验参数符合指标要求。
2-2 问题22.2.1对NMOS管进行电路仿真测试并提取参数：NMOS管测试电路原理图漏端电压从0到1.8V以步进0.01进行扫描，同时，栅极电压从0到1V以步进0.05V进行扫描。
•源代码：（见附录1）•Nmos 取点：如下图，于各条曲线取斜率并选取点进行标记记下其横纵坐标及斜率，计算出VenL，如下表Vds/V Ids/uA Slope/u VenL0.9202.5922.232-8.21250.95236.7627.735-7.58651.0272.5634.357-6.9332 Avg-7.5774VenL＝-7.57743.2.2对PMOS管进行电路仿真测试并提取参数：PMOS管测试电路原理图•源代码：(见附录二)•Pmos 取点：方法同NmosVds/V Ids/uA Slope/u VepL-0.9-23.130.9073124.5929-0.95-28.5560.6895840.4607-1.0-34.4910.5156865.8845 Avg-28.72643.6460VepL=43.64602-2-3 手算分析用实验1的管子参数，由手算分析等到理论值，与实验1的仿真值相比较。
Vgs=-1V仿真后显示其阈值电压Vth=-0.481V 忽略沟道调制效应 此时Ids=-34.9058uA由得pmos 的μCox 为51.835u带入m g其中I d1=27uA W 1/L 1=5.0 / 0.18 得g m1=278.841u A/VM3和M2的沟道宽长比之比B=(W3/L3)/(W2/L2)= (5.5/1.0)/(2.0/1.0)=2.75 输出电阻R o3=VenL3/(B*I d1)=92.92K Ω R o4=VepL4/(B*I d1)=587.81K Ω Rout=Ro3//Ro4=80.24K Ω已知C L =1.0386p2))(/(21th gs ox d V V L W C I -=μ得到f d =1/(2π*R out *C L )=1.9098MHz由out m V BR g A 10得到Av =61.5292-2-4 误差分析1． 1m g 的误差较大，原因是沟道调制效应等二阶效应导致的。
计算的过程中只考虑了一阶模型，忽略了很多二阶效应，计算模型简略导致1m g 的计算产生误差。
2．f d 的结果受到电阻值的影响，由于电阻值较小，则f d 的值相对偏大，且具有一定误差。
3．Av 的值受到1m gf d 的误差影响。
4．三个参数的误差大小与计算VENL 和VEPL 时的取点有关。
2-3 问题32-3-1仿真结果2-3-2相关参数2-3-3 计算参数C=1.0386pFLI bias=13uAA V0 =70.009f d=1.4924MHzPM =65.409>65GBW=70.009*65.409=104.4814MHz>100MHzI= 88.3776uAtotalFOM =*LtotalGBW C I =1.2278>0.422从输出文件中查得各管都工作在饱和区，符合要求。
由计算，可以证明实验参数符合指标要求。
且FOM 的值约为1，较符合优化设计要求。
四、附录附录1：NMOS 参数提取电路源代码.subckt ota nd ng ns************** * parameters * ************** .param wmin=0.24u .param lmin=0.18u.param l1=1.0u .param w1=5.5u*********** * circuit * ***********m1 nd ng ns ns n_18_g2 l=l1 w=w1 geo=3 m=1.ends otaA test structure for the ota******************** The model-files ********************.include models.mdl************ Options ************.option method=gear.option reltol=1e-5 abstol=1e-9 .option post********************* Include circuits *********************.include './ota_extract.sp'*************** parameters ***************.param cl=1.0386p.param ibias1=54u************ circuit ************xota nd ng nss otar1 ndd nd 1k* the equivalent load capacitance cl nout nss cl************ sources ************* dc sourcesvdd ndd 0 1.8vss nss 0 0vg ng nss 1**************** simulations ***************** operating point.op.dc vdd 0 1.8 0.01 vg 0 1 0.05*********** output ************.probe dc v(*).end附录二：PMOS参数提取电路源代码.subckt ota nd ng ns*************** parameters ***************.param wmin=0.24u.param lmin=0.18u.param l1=1u.param w1=5u************ circuit ************m1 nd ng ns ns p_18_g2 l=l1 w=w1 geo=3 m=1.ends otaA test structure for the ota******************** The model-files ********************.include models.mdl************ Options ************.option method=gear.option reltol=1e-5 abstol=1e-9 .option post********************* Include circuits *********************.include './ota_extract.sp'*************** parameters ***************.param cl=1.0386p.param ibias1=54u************ circuit ************xota nd ng nss otar1 ndd nd 1k* the equivalent load capacitance cl nout nss cl************ sources ************* dc sourcesvdd ndd 0 -1.8vss nss 0 0vg ng nss -1**************** simulations ***************** operating point.op.dc vdd -1.8 0 0.01 vg -1 0 0.05 ********** * output * ********** *.probe dc v(*) .end附录3： 参数提取及计算所用参考公式)(/(21)1())(/(212gs ox d th gs ox d V L W C I V V L W C I μμ-=-=44433343,||)/(2d EP o d EN o o o out d ox m I LV r I L V r r r R I L W C g ====μV ds-V E L(or -1/λ) dE d ds ds ds ds o E I L V I V I I V r LV ===∂∂=∂∂==λλ1/11Lm d V Lout d out m V C B g f A GBW C R f BR g A ππ2211010====。