嵌入式系统应用与开发之ARM架构培训课件
合集下载
嵌入式技术与应用ARM硬件结构幻灯片PPT
CAPn.1 与CAPn.0对应位功能相同（略）
CAPn.2 与CAPn.0对应位功能相同（略）
CAPn.3 与CAPn.0对应位功能相同（略）
复位值 0
0
0 0 0 0
• 寄存器描述 ——捕获功能寄存器
定时器计数器 TC
捕获控制 CCR
捕获寄存器 CR0～CRR33
每个捕获寄存器都与一个或几个器件管脚相关联。当管 脚发生特定的事件时，可将定时器计数值装入该寄存器。 捕获控制寄存器的设定决定捕获功能是否使能，以及捕 获事件在管脚的上升沿、下降沿或是双边沿发生。
操作流程
计算定时器的 计数频率
设置匹配值及 工作模式
设置捕获方式
设置定时器中断 VIC
操作流程
计算定时器C的代码：
V计oid数T频im率e0Init(void)
{
设置T匹0T配C 值=及0; 工T作0P模R 式= 0;
位 0
1
2 5:3 8:6 11 : 9
功能
描述
中断 (MR0)
为1时，MR0与TC值的匹配将产生中断。为0时禁止。
复位 (MR0)
匹配控制
匹配值
定时器计数器
为M1C时R ，MR0与TCM值R的0～匹M配R将3 使TC复位。为TC0时禁止。
停止 为1时，MR0与TC值的匹配将清零TCR的bit0位，使TC (MR0) 和PC停止。为0时该匹特配性输被出禁止。
在发生捕获事件时，捕获控制寄存器用于控制是否将定 时器计数值装入寄存器。同时还可以设置被捕获信号的 特征。
定时器计数器 TC
捕获控制 CCR
捕获寄存器 CR0～CR3
• 寄存器描述 ——捕获功能寄存器
捕获控制 CCR
嵌入式系统设计与开发第7章 ARM处理器体系结构1PPT课件
17
ARM体系结构版本-2
V3版本推出32位寻址能力,结构扩展变化为
T—16位压缩指令集
M—增强型乘法器,产生全64位结果(32X3264or32X32+64 64)
V4版本增加了半字load和store指令 V5版本改进了ARM和Thumb之间的交互,结构
扩展变化为
E---增强型DSP指令集 J----支持新的JAVA
消费电子产品
数字音频播放器 数字机顶盒 游戏机
成像和安全产品
绝大部分的数码相机和打印机 32位SIM智能卡
08.11.2020
信息学院-通信教研室-油海东
6
第2章 ARM处理器体系结构
1.ARM简介 2.ARM体系结构概览 3.ARM编程模型 4.ARM指令集
08.11.2020
信息学院-通信教研室-油海东
08.11.2020
信息学院-通信教研室-油海东
16
ARM体系结构版本-1
Version1
基本数据处理 字节,字以及多字 load/store 软件中断 26 bit 地址总线
Version2
支持协处理器 支持线程同步 26 bit 地址总线
08.11.2020
信息学院-通信教研室-油海东
08.11.2020
信息学院-通信教研室-油海东
18
ARM7 Family
Unified 内存管理 流水线 Thumb DSP Jaze
Cache
级别
ARM7TDMI
无
无
3
有
无
无
ARM7TDMI-S
无
无
3
有
无
无
ห้องสมุดไป่ตู้
ARM和嵌入式技术_培训课件_第2章.ppt
2.1 RISC体系结构
▪ RISC概论
RISC出现的结果证明使用相对较少的晶体管可设计出极 快的微处理器，而RISC处理器的产生且能在当时大量使用 的直接原因是工作站的出现。在80年代，由于PC机不能满 足图形处理和科学计算等高性能应用的需求，而大型机又 非常昂贵，因此造就了工作站这种相对便宜的台式系统。 但是，当时用于PC机的处理器不可能满足工作站的需求， 所以才大量采用RISC处理器的思想进行处理器设计。
2.1 RISC体系结构
▪ CISC体系结构
计算机体系结构描述：从用户角度看到的计算机属性， 如计算机的指令集，可见寄存器，存储器管理单元和异常处 理模式都是体系结构的一部分。 CISC（Complex Instruction Set Computer）复杂指令集计 算机。如果想要处理器运行性能更佳，那么必须首先明白在 计算机程序运行中，这些指令是如何工作的。一个普遍的误 解就是，计算机花大量时间在“计算”，也就是说，它在对 用户的数据进行算术操作。实际上，它只用很少的时间进行 这个意义上的“计算”。尽管它也做相当数量的算术运算， 但是这些运算多数需要寻址，以便找到相关数据与程序的位 置。找到用户的数据后，多数工作是把它们移来移去，而不 是进行计算。
ARM体系结构从最初开发到现在有了巨大的 改进，并仍在完善和发展。为了清楚的表达每个 ARM应用实例所使用的指令集，ARM公司定义了5 种主要的ARM指令集体系结构版本，以版本号 V1～V5表示。
2.2 ARM简介
▪ 各ARM体系结构版本——V1
该版本的ARM体系结构，只有26位的寻址空间， 没有商业化，其特点为：
2.1 RISC体系结构
▪ RISC体系结构的特点
★采用固定长度的指令格式 ★使用单周期指令，便于流水线操作执行 ★使用大量寄存器，数据处理器只对寄存器进行操作 ★采用加栽／存储指令批量传输数据，以提高数据的传输效率 ★所有的指令都可根据前面的执行结果决定是否被执行，从而 提高指令的执行效率 ★在一条数据处理指令中，可同时完成逻辑处理和移位处理两 个功能 ★在循环处理中使用地址的自动增减，提高运行效率
ARM嵌入式系统 第2章 ARM体系结构.ppt
读写总
数 据 总
数据线总线
线
扫扫
描链描链1 扫描11 链
CPU
EmbeddedICE-RT TAP 控制器
协处理器 信号接口
CPU协处 理接口信
号
DBGTCKEN DBGTMS
DBGnTRST DBGTDI DBGTDO
片上调试系 统
ARM功能框图
时钟 中断 总线控制 仲裁
调试
CLK CLKEN
nIRQ nFIQ nRESET
处理器模式说明备注用户usr正常程序运行的工作模式不能直接从用户模式切换到其它模式特权模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权异常模式快中断fiq快速中断请求处理只有在fiq异常响应时才进入此模式中断irq中断请求处理只有在irq异常响应时才进入此模式管理svc供操作系统使用的一种保护模式只有在系统复位和软件中断响应时才进入此模式中止abt用于虚拟内存和或存储器保护在arm7内核中没有多大用处未定义und支持软件仿真的硬件协处理器只有在未定义指令异常响应时才进入此模式?处理器模式?处理器复位之后进入管理模式操作系统内核通常处于管理模式
取指 译码 执行
取指 译码 执行
取指 译码 执行
1234 在第1234个个周周期期，，PP指CC令指指1向向执指指行令令完123成，，，此此指时时令指指2令令和1 进 1指进入 令入3三三流级级水流流线水水推线线进的的一取译 执级指码 行，阶阶同段段时。，开同指始时令指取2令进出4入的指译 令 码 取2阶 指。段 处， 理取 。出指令3。
下面主要对ARM7系列核做简单介绍。
ARM7系列简介
该系列包括ARM7TDMI、ARM7TDMI-S、 带有高速缓存处理器宏单元的ARM720T和扩充 了Jazelle的ARM7EJ-S。该系列处理器提供 Thumb 16位压缩指令集和EmbededICE软件调试 方式，适用于更大规模的SoC设计中。
数 据 总
数据线总线
线
扫扫
描链描链1 扫描11 链
CPU
EmbeddedICE-RT TAP 控制器
协处理器 信号接口
CPU协处 理接口信
号
DBGTCKEN DBGTMS
DBGnTRST DBGTDI DBGTDO
片上调试系 统
ARM功能框图
时钟 中断 总线控制 仲裁
调试
CLK CLKEN
nIRQ nFIQ nRESET
处理器模式说明备注用户usr正常程序运行的工作模式不能直接从用户模式切换到其它模式特权模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权异常模式快中断fiq快速中断请求处理只有在fiq异常响应时才进入此模式中断irq中断请求处理只有在irq异常响应时才进入此模式管理svc供操作系统使用的一种保护模式只有在系统复位和软件中断响应时才进入此模式中止abt用于虚拟内存和或存储器保护在arm7内核中没有多大用处未定义und支持软件仿真的硬件协处理器只有在未定义指令异常响应时才进入此模式?处理器模式?处理器复位之后进入管理模式操作系统内核通常处于管理模式
取指 译码 执行
取指 译码 执行
取指 译码 执行
1234 在第1234个个周周期期，，PP指CC令指指1向向执指指行令令完123成，，，此此指时时令指指2令令和1 进 1指进入 令入3三三流级级水流流线水水推线线进的的一取译 执级指码 行，阶阶同段段时。，开同指始时令指取2令进出4入的指译 令 码 取2阶 指。段 处， 理取 。出指令3。
下面主要对ARM7系列核做简单介绍。
ARM7系列简介
该系列包括ARM7TDMI、ARM7TDMI-S、 带有高速缓存处理器宏单元的ARM720T和扩充 了Jazelle的ARM7EJ-S。该系列处理器提供 Thumb 16位压缩指令集和EmbededICE软件调试 方式，适用于更大规模的SoC设计中。
嵌入式系统应用与开发之ARM架构培训课件PPT(共 65张)
3.多处理器状态模式
ARM可以支持用户、快中断、中断、 管理、中止、系统和未定义等七种处理 器模式，除了用户模式外，其余的均为 特权模式。这也是ARM的特色之一，可以 大大提高ARM处理器的效率。
表2.2 ARM version4 processor modes
4.嵌入式在线仿真调试
ARM架构的处理器芯片都嵌入了在线 仿真ICE—RT逻辑，便于通过了JTAG来仿 真调试ARM架构芯片。另外，在处理器核 中还可以嵌入跟踪宏单元ETM（Embedded Trace Macrocell），用于监控内部总线， 实时跟踪指令和数据的执行。
ARM9系列微处理器主要应用于下一代无 线设备、数字消费品、成像设备、工业控制、 存储设备和网络设备等领域。ARM9E系列微 处理器包含ARM926EJ-S、ARM946E-S和 ARM966E-S三种类型。
ARM9E系列微处理器的主要特点如下： •支持DSP指令集，适合于需要高速数字信号处理的场 合。
第二章 ARM体系结构
ARM公司是嵌入式RISC处理器的知 识产权IP供应商,它为ARM架构处理器提 供了ARM处理器内核(如ARM7TDMI、 ARM9TDMI、ARM10TDMI等)和ARM处 理器核(ARM710T/720T/740T、 ARM920T/922T/940T、ARM926E/966E 及ARM1020E等)。
2. Thumb指令集
由于RISC型处理器的指令功能相对比较弱， ARM为了弥补此不足，在新型ARM架构（V4T版以 上）定义了16位的Thumb指令集。Thumb指令集比 通常的8位和16位CISC/RISC处理器具有更好的代 码密度，而芯片面积只增加6%。可以使程序存储 器更加小。
Thumb指令集为ARM指令集的功能子集，但与 等价的ARM代码相比较，可节省30％～40％以上 的存储空间，同时具备32位代码的所有优点。
嵌入式系统基础-第3章--ARM体系结构-PPT
N
N=1表示运算的结果为负数；N=0表示运算的结果为正
数或零
共页
41
标志位
含义
Z
Z=1表示运算的结果为零；Z=0表示运算的结果为非
零。
C
当运算结果产生了进位时（无符号数溢出），C=1；
否则C=0
V
V=1表示有溢出；V=0表示无溢出
Q
在ARM v5及以上版本的E系列处理器中，用Q标志位
指示增强的DSP运算指令是否发生了溢出。在其他版
将上图中的CPU部分叫做处理器核。
把处理器核与其通用功能模块的组 合叫做处理器。
共页
11
把在处理器基础上经芯片厂商二次开 发，以芯片形式提供的用于嵌入式系统的 产品叫做嵌入式处理器。
IP商提供的是处理器核和处理器的知 识产权，而半导体芯片生产厂商生产的则 是嵌入式处理器芯片。
世界上知名的IP商当属ARM公司和 MIPS公司。
共页
3
3.1.1 SoC与嵌入式处理器 计算机SoC的概念如下图所示：
共页
4
计算机的这种单片系统特别适合于嵌 入式应用，所以这种SoC也叫做嵌入式处 理器。
3.1.2 嵌入式处理器的研发和生产方式
宿主对象的多样化，势必决定了嵌 入式系统的多样化、个性化。
1、在SoC技术出现之前
共页
5
CPU和与其配合的接口及功能模块都 是单独的芯片。 2、在SoC技术出现之后
37
3、程序计数器R15（PC）
在ARM中，基本寄存器R15固定地作为 程序计数器来使用。为了提高程序的可读 性，也通常使用PC来标识。
4、程序状态寄存器PSR
基本寄存器R16专门用作程序状态寄 存器。同样为了提高程序的可读性，在程 序中用PSR来标识他。
ARM和嵌入式技术_培训课件_第5章
第5章 ARM汇编语言程序设计
5.1 ARM伪指令
概述
ARM伪指令不属于ARM指令集中的指令，是为 了编程方便而定义的。伪指令可以像其它ARM指令 一样使用，但在编译时这些指令将被等效的ARM指 令代替。ARM伪指令有四条，分别为ADR伪指令、 ADRL伪指令、LDR伪指令、NOP伪指令。
• ARM伪指令——小范围的地址读取ADR
expr
32位立即数
label-expr 基于PC的地址表达式或外部表达式。
应用示例： LDR R0,=0x12345678 LDR R0,=DATA_BUF+60
;加载32位立即数0x123456778 ;加载DATA_BUF地址+60
... LTORG
地址范围不超过1KB ;声明文字池
• Thumb伪指令——NOP
应用示例（源程序）：
... LDR ... InitStack MOV ...
R1,=InitStack R0, LR
使用伪指令将程序标号 InitStack的地址存入R1
• ARM伪指令——大范围的地址读取LDR
LDR伪指令用于加载32位的立即数或一个地址值到指定寄存器。在汇 编编译源程序时，LDR伪指令被编译器替换成一条合适的指令。若加载的 常数未超出MOV或MVN的范围，则使用MOV或MVN指令代替该LDR伪指 令，否则汇编器将常量放入文字池，并使用一条程序相对偏移的LDR指令 从文字池读出常量。
指令执行的条件码 加载的目标寄存器 地址表达式
地址表达式expr的取指范围： 当地址值不是字对齐时，其取指范围为-255～255； 当地址值是字对齐时，其取指范围为-1020～1020； 当地址值是16字节对齐时，其取指范围将更大。
5.1 ARM伪指令
概述
ARM伪指令不属于ARM指令集中的指令，是为 了编程方便而定义的。伪指令可以像其它ARM指令 一样使用，但在编译时这些指令将被等效的ARM指 令代替。ARM伪指令有四条，分别为ADR伪指令、 ADRL伪指令、LDR伪指令、NOP伪指令。
• ARM伪指令——小范围的地址读取ADR
expr
32位立即数
label-expr 基于PC的地址表达式或外部表达式。
应用示例： LDR R0,=0x12345678 LDR R0,=DATA_BUF+60
;加载32位立即数0x123456778 ;加载DATA_BUF地址+60
... LTORG
地址范围不超过1KB ;声明文字池
• Thumb伪指令——NOP
应用示例（源程序）：
... LDR ... InitStack MOV ...
R1,=InitStack R0, LR
使用伪指令将程序标号 InitStack的地址存入R1
• ARM伪指令——大范围的地址读取LDR
LDR伪指令用于加载32位的立即数或一个地址值到指定寄存器。在汇 编编译源程序时，LDR伪指令被编译器替换成一条合适的指令。若加载的 常数未超出MOV或MVN的范围，则使用MOV或MVN指令代替该LDR伪指 令，否则汇编器将常量放入文字池，并使用一条程序相对偏移的LDR指令 从文字池读出常量。
指令执行的条件码 加载的目标寄存器 地址表达式
地址表达式expr的取指范围： 当地址值不是字对齐时，其取指范围为-255～255； 当地址值是字对齐时，其取指范围为-1020～1020； 当地址值是16字节对齐时，其取指范围将更大。
最新版《嵌入式系统技术》精品课件第3章ARM体系结构
ARM体系结构的3级流水线
由于取指的存储器访问和执行的数据通路占用都是不可同时共享的资 源，因此对多周期指令来说，会产生流水线阻塞。如图3-12所示下图的影 印框周期都是与存储器访问有关的。因此在流水线设计中不允许重叠 。
ARM体系结构的5级流水线
5级流水线把存储器的取指与 数据存取分开，增加了I-Cache 和D-Cache以提高存储器存取的 效率，增加了数据写回的专门 通路和寄存器，以减少数据通 路冲突。 这样，5级流水线分为：取指、 指令译码、执行、数据缓存和 写回。
高速乘法器
ARM 为了提高运算速度，采用两位乘法的方法 。 两位 乘法根据乘数的2位来实现“加-移位”运算。
乘数An-1An： 00--原部分积S右移2位； 01--原部分积S加被乘数后右移2位； 10--原部分积S加2倍被乘数后，右移2位； 11--原部分积S加3倍被乘数后，右移2位。
2倍被乘数可通过将被乘 数左乘1位来实现； 3倍可看作4-1(11＝1001)，故先减1倍被乘数， 再加4倍被乘数来实现。 4倍被乘数的操作实际上 是在该2位乘数11的高1位 乘数加“1”，且此“1” 可暂存在Cout进位触发器 中。
3.1.2 ARM处理器结构
1 ARM的体系结构 2 ARM的流水线结构 3 ARM存储器结构
4
ARM I/O结构
5 ARM协处理器接口
6 7 ARM AMBA接口
ARM JTAG 调试接口
ARM存储器结构
ARM架构的处理器，有的带有指令Cache和数据Cache，但片内不带有 片内RAM和片内ROM，系统所需的RAM和ROM须通过总线外接，如下图。
3.1.2 ARM处理器结构
1 ARM的体系结构 2 ARM的流水线结构 3 ARM存储器结构
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
路漫漫其悠远
小知识：RISC体系结构（续二）
表2.1 典型指令使用频度
指令类型
使用指令使用频度控制类
23%
算术运算类
15%
比较类
13%
逻辑运算类
5%
其他
1%
路漫漫其悠远
小知识：RISC体系结构（续三）
1979年美国加州大学伯克利分校提出了 RISC（Reduced Instruction Set Computer，精简 指令集计算机）的概念，RISC并非只是简单地 去减少指令，而是把着眼点放在了如何使计算 机的结构更加简单合理地提高运算速度上。 RISC结构优先选取使用频最高的简单指令，避 免复杂指令；将指令长度固定，指令格式和寻 地方式种类减少；以控制逻辑为主，不用或少 用微码控制等措施来达到上述目的。
路漫漫其悠远
小知识：RISC体系结构（续四）
RISC体系结构应具有如下特点： • 采用固定长度的指令格式，指令归整、简单、
基本寻址方式有2～3种。 • 使用单周期指令，便于流水线操作执行。 • 大量使用寄存器，数据处理指令只对寄存器进
行操作，只有加载/ 存储指令可以访问存储器， 以提高指令的执行效率。
路漫漫其悠远
2. V2版架构 该 版 架 构 对 V1 版 进 行 了 扩 展 , 如 ARM2 与
ARM3(V2a版)架构,增加了以下功能： ·乘法和乘加指令 ·支持协处理器操作指令 ·快速中断模式 ·SWP/SWPB的最基本存储器与寄存器交换指
令 ·寻址空间：64M字节
路漫漫其悠远
3. V3版架构 V3版架构对ARM体系结构作为较大的改动,把寻址空
路漫漫其悠远
小知识：RISC体系结构
传统的CISC（Complex Instruction Set Computer，复杂指令集计算机）结构越来越复 杂。在CISC指令集的各种指令中，其使用频率 却相差悬殊，大约有20％的指令会被反复使用， 占整个程序代码的80％。而余下的80％的指令 却不经常使用，在程序设计中只占20％，显然， 这种结构是不太合理的。
ARM架构自诞生至今,已经发生了很 大的演变,至今已定义5种不同的版本：
路漫漫其悠远
1. V1版架构 该版架构只在原型机ARM1出现过,其基本性
能： ·基本的数据处理指令(无乘法) ·字节、半字和字的LOAD/STORE指令 ·转移指令,包括子程序调用及链接指令 ·软件中断指令 ·寻址空间：64M字节(226)
现代的CPU往往采用CISC的外围，内部加 入了RISC的特性，如超长指令集CPU就是融合 了RISC和CISC的优势，成为未来的CPU发展 方向之一。
路漫漫其悠远
2. Thumb指令集 由于RISC型处理器的指令功能相对比较弱，
ARM为了弥补此不足，在新型ARM架构（V4T版以 上）定义了16位的Thumb指令集。Thumb指令集比 通常的8位和16位CISC/RISC处理器具有更好的代 码密度，而芯片面积只增加6%。可以使程序存储 器更加小。
·增加了MRS/MSR指令,以访问新增的CPSR/SPSR寄存 器
·增加了从异常处理返回的指令功能。
路漫漫其悠远
4. V4版架构 V4版架构是目前应用最广的ARM体系结构,对V3版架构
进行了进一步扩充,有的还引进了16位的Thumb指令集,使 ARM使用更加灵活。ARM7、ARM8、ARM9和StrongARM都采 用该版架构。指令集中增加了以下功能：
间 增 至 32 位 (4G 字 节 ), 增 加 了 当 前 程 序 状 态 寄 存 器 CPSR(Current Program Status Register)和程序状态 保存寄存器SPSR(Saved Program Status Register)以 便于异常(Exception)的处理。增加了中止(Abort)和 未定义二种处理器模式。ARM6就采用该版架构。指令 集变化如下：
嵌入式系统应用与开发 之ARM架构培训课件
路漫漫其悠远
2020/3/29
2.1 ARM架构的发展
ARM公司(Advanced RISC Machines Limited)正式成立于1990年。目前,ARM 架构处理器已在高性能、低功耗、低成 本的嵌入式应用领域占据领先地位，已 占有75%左右的市场。
Thumb指令集为ARM指令集的功能子集，但与 等价的ARM代码相比较，可节省30％～40％以上 的存储空间，同时具备32位代码的所有优点。
路漫漫其悠远
3.多处理器状态模式 ARM可以支持用户、快中断、中断、
管理、中止、系统和未定义等七种处理 器模式，除了用户模式外，其余的均为 特权模式。这也是ARM的特色之一，可以 大大提高ARM处理器的效率。
路漫漫其悠远
表2.2 ARM version4 processor modes
路漫漫其悠远
4.嵌入式在线仿真调试 ARM架构的处理器芯片都嵌入了在线
仿真ICE—RT逻辑，便于通过了JTAG来仿 真调试ARM架构芯片。另外，在处理器核 中还可以嵌入跟踪宏单元ETM（Embedded Trace Macrocell），用于监控内部总线， 实时跟踪指令和数据的执行。
·带有链接和交换的转移BLX指令 ·计数前导零CLZ指令 ·BRK中断指令 ·增加了信号处理指令(V5TE版) ·为协处理器增加更多可选择的指令
路漫漫其悠远
2.2 ARM架构的特点
1. RISC(Reduced Instruction Set Computer) 型处 理器结构
• 尽量减少复杂功能指令 • 每条指令在单机器周期内执行 • 每条指令都是32bit，具有多种操作功能 • 访问存储空间指令采用LOAD/STORE结构 • 采用cache来提高存/取速度 • 多寄存器结构
·符号化和非符号化半字及符号化字节的存/取指令 ·增加了16位Thumb指令集 ·完善了软件中断SWI指令的功能 ·处理器系统模式引进特权方式时使用用户寄存器操 作 ·把一些未使用的指令空间捕获为未定义指令
路漫漫其悠远
5. V5版架构 这是最近推出ARM架构,在V4版基本上增加了
一些新的指令,ARM10和XScale都采用该版架构, 这些新增指令有：
小知识：RISC体系结构（续二）
表2.1 典型指令使用频度
指令类型
使用指令使用频度控制类
23%
算术运算类
15%
比较类
13%
逻辑运算类
5%
其他
1%
路漫漫其悠远
小知识：RISC体系结构（续三）
1979年美国加州大学伯克利分校提出了 RISC（Reduced Instruction Set Computer，精简 指令集计算机）的概念，RISC并非只是简单地 去减少指令，而是把着眼点放在了如何使计算 机的结构更加简单合理地提高运算速度上。 RISC结构优先选取使用频最高的简单指令，避 免复杂指令；将指令长度固定，指令格式和寻 地方式种类减少；以控制逻辑为主，不用或少 用微码控制等措施来达到上述目的。
路漫漫其悠远
小知识：RISC体系结构（续四）
RISC体系结构应具有如下特点： • 采用固定长度的指令格式，指令归整、简单、
基本寻址方式有2～3种。 • 使用单周期指令，便于流水线操作执行。 • 大量使用寄存器，数据处理指令只对寄存器进
行操作，只有加载/ 存储指令可以访问存储器， 以提高指令的执行效率。
路漫漫其悠远
2. V2版架构 该 版 架 构 对 V1 版 进 行 了 扩 展 , 如 ARM2 与
ARM3(V2a版)架构,增加了以下功能： ·乘法和乘加指令 ·支持协处理器操作指令 ·快速中断模式 ·SWP/SWPB的最基本存储器与寄存器交换指
令 ·寻址空间：64M字节
路漫漫其悠远
3. V3版架构 V3版架构对ARM体系结构作为较大的改动,把寻址空
路漫漫其悠远
小知识：RISC体系结构
传统的CISC（Complex Instruction Set Computer，复杂指令集计算机）结构越来越复 杂。在CISC指令集的各种指令中，其使用频率 却相差悬殊，大约有20％的指令会被反复使用， 占整个程序代码的80％。而余下的80％的指令 却不经常使用，在程序设计中只占20％，显然， 这种结构是不太合理的。
ARM架构自诞生至今,已经发生了很 大的演变,至今已定义5种不同的版本：
路漫漫其悠远
1. V1版架构 该版架构只在原型机ARM1出现过,其基本性
能： ·基本的数据处理指令(无乘法) ·字节、半字和字的LOAD/STORE指令 ·转移指令,包括子程序调用及链接指令 ·软件中断指令 ·寻址空间：64M字节(226)
现代的CPU往往采用CISC的外围，内部加 入了RISC的特性，如超长指令集CPU就是融合 了RISC和CISC的优势，成为未来的CPU发展 方向之一。
路漫漫其悠远
2. Thumb指令集 由于RISC型处理器的指令功能相对比较弱，
ARM为了弥补此不足，在新型ARM架构（V4T版以 上）定义了16位的Thumb指令集。Thumb指令集比 通常的8位和16位CISC/RISC处理器具有更好的代 码密度，而芯片面积只增加6%。可以使程序存储 器更加小。
·增加了MRS/MSR指令,以访问新增的CPSR/SPSR寄存 器
·增加了从异常处理返回的指令功能。
路漫漫其悠远
4. V4版架构 V4版架构是目前应用最广的ARM体系结构,对V3版架构
进行了进一步扩充,有的还引进了16位的Thumb指令集,使 ARM使用更加灵活。ARM7、ARM8、ARM9和StrongARM都采 用该版架构。指令集中增加了以下功能：
间 增 至 32 位 (4G 字 节 ), 增 加 了 当 前 程 序 状 态 寄 存 器 CPSR(Current Program Status Register)和程序状态 保存寄存器SPSR(Saved Program Status Register)以 便于异常(Exception)的处理。增加了中止(Abort)和 未定义二种处理器模式。ARM6就采用该版架构。指令 集变化如下：
嵌入式系统应用与开发 之ARM架构培训课件
路漫漫其悠远
2020/3/29
2.1 ARM架构的发展
ARM公司(Advanced RISC Machines Limited)正式成立于1990年。目前,ARM 架构处理器已在高性能、低功耗、低成 本的嵌入式应用领域占据领先地位，已 占有75%左右的市场。
Thumb指令集为ARM指令集的功能子集，但与 等价的ARM代码相比较，可节省30％～40％以上 的存储空间，同时具备32位代码的所有优点。
路漫漫其悠远
3.多处理器状态模式 ARM可以支持用户、快中断、中断、
管理、中止、系统和未定义等七种处理 器模式，除了用户模式外，其余的均为 特权模式。这也是ARM的特色之一，可以 大大提高ARM处理器的效率。
路漫漫其悠远
表2.2 ARM version4 processor modes
路漫漫其悠远
4.嵌入式在线仿真调试 ARM架构的处理器芯片都嵌入了在线
仿真ICE—RT逻辑，便于通过了JTAG来仿 真调试ARM架构芯片。另外，在处理器核 中还可以嵌入跟踪宏单元ETM（Embedded Trace Macrocell），用于监控内部总线， 实时跟踪指令和数据的执行。
·带有链接和交换的转移BLX指令 ·计数前导零CLZ指令 ·BRK中断指令 ·增加了信号处理指令(V5TE版) ·为协处理器增加更多可选择的指令
路漫漫其悠远
2.2 ARM架构的特点
1. RISC(Reduced Instruction Set Computer) 型处 理器结构
• 尽量减少复杂功能指令 • 每条指令在单机器周期内执行 • 每条指令都是32bit，具有多种操作功能 • 访问存储空间指令采用LOAD/STORE结构 • 采用cache来提高存/取速度 • 多寄存器结构
·符号化和非符号化半字及符号化字节的存/取指令 ·增加了16位Thumb指令集 ·完善了软件中断SWI指令的功能 ·处理器系统模式引进特权方式时使用用户寄存器操 作 ·把一些未使用的指令空间捕获为未定义指令
路漫漫其悠远
5. V5版架构 这是最近推出ARM架构,在V4版基本上增加了
一些新的指令,ARM10和XScale都采用该版架构, 这些新增指令有：