第2讲 集成电路中的元器件要点
第6章第2节集成电路
第6章第2节集成电路打开电脑的机盒，主机板上有各种各样的集成电路块，包括CPU、存储器、各种接口电路等，这些都是已经封装好了的集成电路。
如果打开它们的封盖，可以看到在管壳内有一块小小的硅片，称为芯片(图6.2・1)。
图6.2”集成电路从晶体管到集成电路前面我们学习了晶体二极管、三极管以及电阻、电容、电感等，这些都是电子电路中常用的元件。
这些分立的元件，总要以各种方式组装成一定的电路才能工作。
对于稍微复杂一些的电路，总要经过调试才能使用，而调试工作复杂而且费时，降低了工作效率。
1958年，得克萨斯仪器公司的杰克•基尔比(JaCkKi1by)成功地研制出世界上第一块集成电路，从根本上解决了大量使用单个元件带来的麻烦。
集成电路的发明和应用使电子设备的体积、重量大大减小，可靠性提高，成本降低。
电子技术迈入了微电子技术的新时代。
集成电路(integratedcircuits),符号为IC,它是以半导体材料为基片，将晶体管、电阻、电容器等和连线集成在同一基片上，成为具有一定功能的微型化电路。
从宏观上看，已经分不清集成电路中哪些部分是元件，哪些部分是连线，它们已成为一个统一体。
与集成电路相对应的是分立元件电路，其中的元件都是独立的，需要通过导线相互连接而组成完整的电路。
模拟集成电路和数字集成电路集成电路按功能及用途可以分为模拟集成电路和数字集成电路两大类。
模拟集成电路处理的是模拟信号。
常见的模拟集成电路有运算放大器、音响集成电路、稳压集成电路等。
数字集成电路处理的是数字信号。
电子钟、数字万用表等都是由数字电路组成的。
数字信号通常用电路中脉冲的有无或电平的高低表示O和1这两种对立的状态。
数字电路是由开关电路组成的。
还有一些集成电路内含模拟和数字两种电路，构成专用集成电路，如调速、音乐、遥控等专门用途的集成电路。
集成电路的优点集成电路与分立元件电路相比，不仅体积小了几个数量级、重量轻了几个数量级，而且具有分立元件电路无可比拟的其他优点。
集成电路中元器件PPT课件
第21页/共25页
连线上的寄生参数将对电路性能产生影响，如： 电源线上的寄生电阻会带来电源电压的衰减； 信号线上的寄生电阻和寄生电容将带来信号延迟； 导线互相平行或不同层导线交叉时，将带来相互串
扰。
第22页/共25页
MOS电容是非线性电容，主要用于电源滤 波电路。
第7页/共25页
4. “夹心”电容
总电容值C=C1+C2+C3+C4 该电容是一种线性电容，其底板寄生电容约为：
Cp≈（50%~60%）C
第8页/共25页
5. MOS管的极间电容和寄生电容
MOS管的极间电容存在于4个端子中的任意两端之间， 这些电容的存在影响了器件和电路的高频交流特性。包括：
第17页/共25页
6. 拐弯电阻计算
第18页/共25页
三、连线
第19页/共25页
概念
• 元件与元件之间必须通过“连线”才构成电路。理想的连线在实现连线的功能 时，不应带来额外的寄生效应；
• 在集成电路中，用于连线的有：金属、扩散区、多晶硅等。
第20页/共25页
• 上图为连线的寄生模型，图中R为串联寄生电阻，C为 并联寄生电容。连线越长，寄生参数也越大
第6页/共25页
3. MOS电容—栅极与沟道之间的电容 Cch
这种电容结构与MOS管一样，当栅极加 上电压形成沟道时电容就存在了，其一个极板是 栅极，另一个极板为沟道，沟道这一极由源极与 漏极短接而引出。
这种电容具有单位面积的最大电容，实际 上还存在沟道电阻问题。为减小沟道电阻，当L较 大时，可将栅极做成梳状形式。
• 设计时必须充分考虑电容的因素。
精选第二三章集成电路中的元器件资料
第一节 集成电路中的电容、电阻和电感
二.电阻（Resistor）
参数： a.方块电阻R口 b.温度系数 c.电压系数 d.绝对精度 e.相对精度
R口 ：方块电阻，取决于工艺参数 。
模拟集成电子学
阱电阻
模拟集成电子学
R L L Wd d W
其中 VT VT0 ( 2F VBS 2F )
模拟集成电子学
集成电路中的器件模型
2.交流模型
CGS
CGD
CBS1
CBG
CBD1
L为沟道长度 L’为有效长度
L0栅对源、漏 覆盖长度
模拟集成电子学
集成电路中的器件模型
欧姆区：
1
CGS COXWL0 WL 'COX
2
1 CGD COXWL0 WL 'COX
1
2
一个周期内传递的电荷：
Q C V C1 (U1 U2 )
U1
U2
所以：I Q C1(U1 U2 )
T
T
等效电阻：
R eq
T C1
1 C1f
时间常数： RC T C
C1
模拟集成电子学
第一节 集成电路中的电容、电阻和电感
特点：
1.电阻可以做的很大。 2.RC时间常数很精确。
a）ESD（Electro-Static-Discharge） b）Latch-up effect
模拟集成电子学
集成电路中的器件模型
a）集成电路中管脚的静电保护电路
模拟集成电子学
集成电路中的器件模型
b）闩锁效应
闩锁效应是由NMOS的有源区、P衬底、 N阱、PMOS的有源区构成的n-p-n-p结构产 生的，当其中一个三极管正偏时，就会构 成正反馈形成闩锁。
第二章 集成电路中的元器件及其寄生效应ppt课件
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
集成电路原理及应用的内容
集成电路原理及应用的内容1. 概述集成电路（Integrated Circuit，IC）是将大量电子器件（电阻、电容、晶体管等）以及其它元器件（电感、变压器等）集成到同一块或几块半导体晶片上的电路。
本文将介绍集成电路的原理及应用。
2. 集成电路的分类根据集成电路的规模和复杂度，可以将集成电路分为以下几类：2.1 数字集成电路•逻辑门电路：包括与门、或门、非门、异或门等，用于数字信号的逻辑运算。
•存储器：用来存储大量的二进制数据，包括RAM、ROM、Flash等。
•处理器：包括微处理器、信号处理器等，用于运算和控制。
2.2 模拟集成电路•放大器：包括运放和功率放大器，用于信号放大和增强。
•滤波器：用于信号滤波和频率选择。
•电源管理电路：包括稳压器、开关电源等，用于电源管理和电压稳定。
2.3 混合集成电路混合集成电路将数字电路和模拟电路集成在一起，既可以进行数字信号的处理，又可以进行模拟信号的放大和滤波等。
3. 集成电路的原理集成电路的原理基于半导体器件的特性和电路设计的原理，下面是集成电路的原理要点：3.1 半导体器件•晶体管：包括NPN型晶体管和PNP型晶体管，用于放大和开关等。
•二极管：包括正向导通二极管和反向截止二极管，用于整流和保护等。
•MOSFET：场效应管，用于功率放大和开关等。
3.2 电路设计•逻辑设计：采用布尔代数和逻辑门的原理进行设计，实现数字信号的处理与控制。
•放大器设计：采用电路理论和反馈控制原理，实现模拟信号的放大和增强。
•滤波器设计：采用频率响应和滤波器特性的原理，实现信号的滤波和频率选择。
4. 集成电路的应用集成电路广泛应用于各个领域，下面是集成电路常见的应用场景：4.1 通信领域•数字通信系统：集成电路用于数字信号的调制、解调和处理。
•无线通信系统：集成电路用于无线射频信号的放大、滤波和解调等。
•数据通信系统：集成电路用于数据传输和处理，包括网络交换和路由器等。
4.2 汽车电子•车载娱乐系统：集成电路用于音频、视频处理和控制。
《集成电路设计》PPT课件
薄层电阻
1、合金薄膜电阻
采用一些合金材料沉积在二氧化 硅或其它介电材料表面，通过光 刻形成电阻条。常用的合金材料 有： 钽 Ta 镍铬Ni-Cr 氧化锌 ZnO 铬硅氧 CrSiO
2、多晶硅薄膜电阻
掺杂多晶硅薄膜也是一个很好的电阻 材料，广泛应用于硅基集成电路的制 造。
3、掺杂半导体电阻
不同掺杂浓度的半导体具有不同 的电阻率，利用掺杂半导体的电 阻特性，可以制造电路所需的电 阻器。
sio2
半导体
串联 C=
Ci Cs Ci +Cs
Tox
N+
P
sio2
金 属
PN金+sio属2
纵向结构
横向结构
MOS 电容电容量
ε ε Cox=
A 0 sio2
Tox
Tox: 薄氧化层厚度；A: 薄氧化层上 金属电极的面积。
一般在集成电路中Tox 不能做的太薄，所以要想提高电容量，只能增加面积。 N+层为 了减小串联电阻及防止表面出现耗尽层。
Csub s
（b）
（c）
§ 4.3 集成电路的互连技术和电感
互连线
单片芯片上器件之间互连：金属化工艺，金属铝 薄膜 电路芯片与外引线之间的连接(电路芯片与系统的 互联)：引线键合工艺
为保证模型的精确性和信号的完整性，需要对互连线的版图结构加以约 束和进行规整。
各种互连线设计应注意的问题
为减少信号或电源引起的损耗及减少芯片 面积，连线应尽量短。
第四章
集成电路设计
第四章
集成电路是由元、器件组成。元、器件分为两大类：
无源元件 电阻、电容、电感、互连线、传输线等
有源器件 各类晶体管
集成电路中的无源源件占的面积一般都比有源器件大。 所以设计时尽可能少用无源元件，尤其是电容、电感和大阻值的电阻。
集成电路中的器件结构
第3章集成电路中的器件结构3．1 电学隔离的必要性和方法第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图2—14、图2—19和图2—31)。
图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂得多。
一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。
因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。
为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来，以实现电路的功能。
在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物(二氧化硅)加以隔离。
这两种方法能较好地实现直流隔离，其缺点是都会增加芯片面积并引入附加的电容。
现以MOS管为例说明反向PN结的隔离作用。
如在一个硅片衬底上有两个N沟 MOS管，其结构与PN结的隔离作用见图3～1。
图3一l PN结隔离作用在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流向衬底。
同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。
这是MOS场效应晶体管在结构上的一个固有优点，即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。
对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各三极管与其他元件(如电阻、电容等)之间是完全电隔离的。
氧化物隔离的示意图见图3—2。
图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于3．3节中的图3—5。
集成电路基础知识2
集成电路基础知识集成电路基础知识自本世纪初，真空电子管发明后，至今电子器件至今已经历了五代的发展过程。
集成电路(IC)的诞生，使电子技术出现了划时代的革命，它是现代电子技术和计算机发展的基础，也是微电子技术发展的标志。
集成电路规模的划分，目前在国际上尚无严格。
确切的定义。
在发展过程中，人们逐渐形成一种似乎比较一致的划分意见，按芯片上所含逻辑门电路或晶体管的个数作为划分标志。
一般人们将单块芯片上包含100个元件或10个逻辑门以下的集成电路称为小规模集成电路；而将元件数在100个以上。
1000个以下，或逻辑门在10个以上。
100个以下的称为中规模集成电路；门数有100─100 000个元件的称大规模集成电路(LSI),门数超过5000个，或元件数高于10万个的则称超大规模集成电路(VLSI)。
电路集成化的最初设想是在晶体管兴起不久的1952年，由英国科学家达默提出的。
他设想按照电子线路的要求，将一个线路所包含的晶体管和二极管，以及其他必要的元件统统集合在一块半导体晶片上，从而构成一块具有预定功能的电路。
1958年，美国德克萨斯仪器公司的一位工程师基尔比，按照上述设想，制成了世界上第一块集成电路。
他使用一根半导体单晶硅制成了相移振荡器，这个振荡器所包含的4个元器件已不需要用金属导线相连，硅棒本身既用为电子元器件的材料，又构成使它们之间相连的通路。
同年，另一家美国著名的仙童电子公司也宣称研制成功集成电路。
由该公司赫尔尼等人所发明的一整套制作微型晶体管的新工艺──“平面工艺“被移用到集成电路的制作中，使集成电路很快从实验室研制试验阶段转入工业生产阶段。
1959年，德克萨斯仪器公司首先宣布建成世界上第一条集成电路生产线。
1962年，世界上出现了第一块集成电路正式商品。
虽然这预示着第三代电子器件已正式登上电子学舞台。
不久，世界范围内掀起了集成电路的研制热潮。
早期的典型硅芯片为1.25毫米见方。
60年代初，国际上出现的集成电路产品，每个硅片上的元件数在100个左右；1967所已达到1000个晶体管，这标志着大规模集成阶段的开端；到1976年，发展到一个芯片上可集成1万多个晶体管；进入80年代以来，一块硅片上有几万个晶体管的大规模集成电路已经很普遍了，并且正在超大规模集成电路发展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输出特性（I/V特性）
在模拟集成电路中对于MOS晶体管而言，是一四 端口器件。
在数字集成电路设计中，MOS晶体管可看成三端 口器件。
在双阱工艺中，每一个NMOS管与PMOS管都可 以有各自的衬底电位。
MOS管的几何参数
沟道长度L：定义为漏源之间栅的尺寸；有效长度 L’略小于长度L。
沟道宽度W：垂直于沟道长度方向的栅的尺寸： 有效宽度W’略小于宽度W。
Vth
MS
2 f
Qb Cox
Qss C ox
Qb C ox
2 f
VFB
注意：
器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧 化层中的电荷密度来调整，对于增强型MOS管，适当增加衬底浓度， 减小氧化层中的正电荷即可使其阈值大于0；而氧化层中的正电荷较 大或衬底浓度太小都可形成耗尽型NMOS 。
当栅源之间加上正向电压，栅极附近的p型衬底中的空穴被排斥， 形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。
当正的栅源电压达到一定数值时，这些电子在栅极附近的p型硅 表面便形成了一个n型薄层，称为反型层。栅源电压VGS正得愈 多，沟道电阻将愈小。
感生沟道(反型层)形成后，在正的漏极电压作用下，将产生漏极 电流ID。在漏源电压作用下开始导电时的栅源电压叫做开启电压 Vth。
I D 2K N VGS Vth VDS
上式表明在VDS较小时，ID是VDS的线性函数，即这时MOS管可等
效为一个电阻，其阻值为：
Ron
VDS ID
2K N
1 VGS
Vth
即：处于深三极管区的MOS管可等效为一个受过驱动电压控制的
可控电阻，当VGS一定时，沟道直流导通电阻近似为一恒定的电 阻。
MOS晶体管的输出电流－电压特性的经典描述是萨氏方程。
忽略二次效应，对于NMOS管导通时的萨氏方程为：
ID
nCox
W L
(VGS
Vth )VDS
1 2
VD2S
K N 2(VGS Vth )VDS VD2S
VGS－Vth：MOS管的“过驱动电压”
L：指沟道的有效长度
W/L称为宽长比
1
W
K N 2 n C ox L ，称为NMOS管的导电因子
ID的值取决于工艺参数：μnCox、器件尺寸W和L、VDS及VGS。
输出特性（I/V特性）
截止区：VGS≤Vth，ID＝0； 线性区：VDS≤VGS－Vth，漏极电流即为萨氏方程。
深三极管区：VDS<<2（VGS－Vth）时称MOS管工作在，萨氏方程 可近似为：
阈值电压 I/V特性 输入输出转移特性 跨导等电特性
阈值电压（NMOS）
在漏源电压的作用下刚开始有电流产生时的VG为阈值电压Vth ：
Vth
MS
2 f
Qb Cox
Qss Cox
Qb Cox
2f
VFB
ΦMS：指多晶硅栅与硅衬底间的接触电势差
f (kT q) ln( N sub ni ) 称为费米势，其中q是电子电荷
栅氧厚度tox：栅极与衬底之间的二氧化硅的厚度。
MOS管的表示符号
NMOS D
PMOS D
NMOS D
PMOS D
NMOS D
PMOS D
D
PMOS D
G
BG
BG
G
G
G
G
G
S
S
S
S
S
S
S
S
MOS管的分类
MOS管可分为增强型与耗尽型两类：
增强型是指在栅源电压VGS为0时没有导电沟道，而 必须依靠栅源电压的作用，才能形成感生沟道的 MOS晶体管；
注意：与双极型晶体管相比，一个MOS器件即使在无电流流过 时也可能是开通的。
增强型NMOS管的工作原理
当VGS≥Vth时，外加较小的VDS，ID将随VDS上升迅速增大， 此时为线性区，但由于沟道存在电位梯度，因此沟道厚度是 不均匀的。
当VDS增大到一定数值（例如VGD=VGS，VDS=Vth），沟道被夹 断，VDS继续上升时，沟道两端的电压保持不变，ID趋于饱和。
主要内容
有源器件： 主要从MOS晶体管的基本结构出发，分析其阈值电压 及基本特性（输入输出特性、转移特性等）； 介绍MOS管的寄生电容； 讲解MOS管的主要的二次效应，进而得出其低频小信 号等效模型和高频小信号等效模型； 介绍有源电阻的结构与特点。
无源器件： 模拟集成电路中常用的电阻、电容的结构及其特点。
Nsub：衬底的掺杂浓度
Qb：耗尽区的电荷密度，其值为 Qb
4q si f
N
，其中
sub
si
是硅的介电常数
Cox：单位面积的栅氧电容， Cox n ox / tox ， ox
si 0
Qss：氧化层中单位面积的正电荷
VFB：平带电压，VFB＝
MS
Qss Cox
阈值电压
同理PMOS管的阈值电压可表示为：
当VGS增加时，由于沟道电阻的减小，饱和漏极电流会相应增 大。
若VDS大于击穿电压BVDS（二极管的反向击穿电压），漏极 与衬底之间的PN结发生反向击穿，ID将急剧增加，进入雪崩 区，此时漏极电流不经过沟道，而直接由漏极流入衬底。
在模拟电路集成电路中饱和区是MOS管的主要工作区。
MOS管的电特性
有源器件－MOS管
结构与几何参数
G
G
tox
B
S
D
D
p+
n+
n+
p+
n阱 p型衬底
(a)
S
B
p+
n+
W
多晶
d
Ld
(b)
p+接触孔
n+接触孔
n阱
栅氧化层 p＋ p+扩散区 n＋ n+扩散区
MOS管结构特点
在栅氧下的衬底区域为器件的有效工作区（即 MOS管的沟道）。
MOS管的两个有源区（源区与漏区）在制作时是 几何对称的
耗尽型是指即使在栅源电压VGS为0时MOS晶体管也 存在导电沟道。
这两类MOS管的基本工作原理一致，都是利用 栅源电压的大小来改变半导体表面感生电荷的 多少，从而控制漏极电流的大小 。
增强型NMOS管的工作原理
当栅源电压VGS=0时，源漏之间的电阻主要为PN结的反偏电阻， 基本上无电流流过，没有形成导电沟道。