计算机组成原理(十二条指令)
计算机组成原理复习题（含答案）
计算机组成原理复习题（含答案）计算机组成原理复习题⼀、选择题：1.双字节⼀般指（C ）⼆进制数。
A．1位B．32位C．16位D．8位2.在主机中，能对指令进⾏译码的器件是（D ）。
A．存储器B．ALU C．运算器D．控制器3.若⼀个数的编码是10000000，它的真值是-127，则该编码是（D ）。
A．原码B．移码C．补码D．反码4.在I/O控制⽅式中，主要由程序实现的是（C ）。
A．PPU⽅式B．DMA⽅式C．中断⽅式D．通道⽅式5.在浮点数的表⽰范围中，（B ）在机器数中不出现，是隐含的。
A．阶码B．基数C．尾数D．符号6.指令系统采⽤不同的寻址⽅式的主要⽬的是（ D ）。
A．提⾼访问速度B．简化指令译码电路C．增加内存容量D．扩⼤寻址范围7.若标志寄存器Z=1 ，表明（C ）A．运算结果为负B．运算结果为1 C．运算结果为0 D．运算结果为正8.寄存器间接寻址⽅式中，操作数在（B ）中。
A．寄存器B．存储器C．堆栈D．CPU9．DMA接⼝（B ）。
A．可以⽤于主存与主存之间的数据交换 B．内有中断机制C．内有中断机制，可以处理异常情况 D．内⽆中断机制10.计算机主频的周期是指（A ）A．时钟周期B．指令周期C．⼯作周期D．存取周期11.运算器是由多种部件组成的，其核⼼部件是（D ）。
A．数据寄存器B．累加器C．多数转换器 D. 算术逻辑运算单元12.使CPU与I/O设备完全并⾏⼯作⽅式是（C ）⽅式。
A．程序直接传送B．中断C．通道D．程序查询13.某计算机字长32位，存储容量为64KB，若按照字节编址，它的寻址范围是（B ）A．8K B．16K C．32K D． 4K 14．⽬前我们所说的个⼈台式商⽤机属于( D )。
A．巨型机 B．中型机 C．⼩型机 D．微型机15．冯·诺依曼机⼯作⽅式的基本特点是( B )。
A．多指令流单数据流 B．按地址访问并顺序执⾏指令C．堆栈操作 D．存储器按内容选择地址16．CPU的组成中不包含( A )。
计算机组成原理-指令系统
字段长度规定：
定长操作码指令系统
变长操作码指令系统
指令格式-操作码字段
鲁东大学 LUDONG UNIVERSITY
定长操作码指令系统
操作码n bit 操作码n bit 操作码n bit
操作码字段固定长度为n位 则：该指令系统最多可容纳2n条指令 特点： (优)操作码译码简单
(缺)随着地址码增加，指令长度增加
•画出所有的指令格式
二地址指令 OP 4b A1 6b A2 6b
一地址指令 OP 4b + 6b
零地址指令
OP 10b
•分析操作码使用情况
A 6b + 6b
此时最多为1条 剩余编码24-1 设为X条，则剩余编码 (24-1)•26-X=1
此时最多为1•26条
单地址指令最多的情况
二地址指令最少为1条
指令格式-操作码字段
变长操作码指令系统 鲁东大学 LUDONG UNIVERSITY
--随着地址码长度的变化，操作码长度变化 --特点：与定长刚好相反
常用技术： 操作码扩展技术★
OP 4b A1 A2 A3
三地址指令格式
0000 … 1110
三地址指令15条
OP 4b A1 A2
Hale Waihona Puke 1111 0…000 1110用于零地址指令扩展的编码最少为1个
指令格式-地址码字段
鲁东大学 LUDONG UNIVERSITY
2.指令的一般格式
分析指令地址码类型
地址码
OP A1 A2 A3 A4
作用：用于指明操作数的地址； ① 四地址指令 ② 三地址指令 ③ 二地址指令 ④ 一地址指令 ⑤ 零地址指令
A指1:令源不操需作要数操1的作地数址 AA只如22需::源：源要操N21O/个作目P操数的H作2操L的T数作…地数址地址 A执或3行:者目操操的作作操：数作o隐数p(含的A1地) 址(A1) 执 或(如A者行1：另操)oC一作pB(个：AW2,操C()AW作1(D)A数o…2p隐)(A含2存)放(A3) ∵A如结4果？果-其如-？下可中存一以一放条存个在指放源A令在C操C的其作中地中数址一隐个含源地地址址中 ∴在 指则 执 (A源向执行可1)2下行o操继和p一操作续(目A条作减：C的指后C少可)令，地以则A址使C通码用C过A或一2(A者地4(址)A1，P) AC3省去
计算机组成原理指令系统
…
Ri 操作数
Rn 寄存器
• 执行阶段不访存，只访问寄存器，执行速度快 • 寄存器个数有限，可缩短指令字长
6. 寄存器间接寻址
EA = ( Ri )
寻址特征
OP
Ri
指令中的形式地址为寄存器的编 号，寄存器的内容是操作数的有 效地址。
主存
R0
…
…
Ri 地址
操作数
…
…
MOV AX , [BX]
Rn 寄存器
PC
7. 基址寻址
(1) 采用专用基址寄存器（隐式）
EA = ( BR ) + A
BR 为基址寄存器
寻址特征
OP
A
主存
BR
ALU
操作数
• 可扩大寻址范围 • BR 内容由操作系统或管理程序确定 • 在程序的执行过程中 BR 内容不变，形式地址 A 可变
(2) 采用通用寄存器作基址寄存器（显式）
寻址特征
(1) 寄存器寻址 R (2)寄存器间接寻址 (R)
(3)直接寻址 1000 (4)存储器间接寻址 (1000)
(5)相对寻址-2000(PC) (6)立即数寻址 #2000
解: (1) Data=( R)=1000 (2) Data=( ( R) )=(1000)=2000 (3) Data=(1000)=2000 (4) Data=((1000))=(2000)=3000 (5) EA=(PC)-2000=4000-2000=2000
(1) 相对寻址举例
LDA # 0
LDX # 0
M
ADD X, D
M+1 INX
M+2 M+3
CPX # N BNE M DIV # N
计算机组成原理-指令系统
2008-2010 by Li Weigang. All rights reserved.
2.寻址方式
相对寻址
相对寻址的有效地址是将程序计数器PC的内容（即当前指令的地址）与指 令字中的形式地址A相加而成，即 EA=(PC)+A
寻址特征 1000 OP A OP . . . 操作数 主存 A 相对距离A
PC
1000
ALU
2008-2010 by Li Weigang. All rights reserved.
2.寻址方式
隐含寻址
隐含寻址是指指令中不明显的给出操作数的地址，其操作数的地址隐含在 操作码或某个寄存器中。
寻址特征 主存
OP A A 操作数 ALU ACC
暂存
2008-2010 by Li Weigang. All rights reserved.
2.寻址方式
间接寻址
指令字中的形式地址不直接指出操作数的地址，而是指出操作数有效地址 所在的存储单元，即 EA=(A)
立即寻址特征
OP
A
2008-2010 by Li Weigang. All rights reserved.
2.寻址方式
直接寻址
直接寻址的特点是，指令字中的形式地址A就是操作数的真实地址EA，即 EA=A
寻址特征 主存 OP A A 操作数
2008-2010 by Li Weigang. All rights reserved.
2008-2010 by Li Weigang. All rights reserved.
１.指令的一般格式
二地址指令
OP A1 A2
如果将一个操作数的地址隐 含在运算器的ACC中，则 指令字中只需给出一个地址 码。
计算机组成原理 指令系统
RISC 与CISC
CISC：复杂指令系统计算机（Complex Instruction Set Computer) ： • 增强指令功能，设置功能复杂的指令 增强指令功能， • 面向目标代码，面向高级语言、面向操作系统 面向目标代码，面向高级语言、 • 用一条指令代替一串指令 RISC：简单指令系统计算机（Reduced Instruction Set Computer) ： • 只保留功能简单的指令 • 功能较复杂的指令用子程序来实现
2
§7.1 指令系统概述
指令系统： 指令系统：一台计算机中所有机器指令的集合。 -----表征一台计算机性能的重要因素，其格式 表征一台计算机性能的重要因素， 表征一台计算机性能的重要因素 与功能不仅直接影响到机器的硬件结构，也直 与功能不仅直接影响到机器的硬件结构， 接影响到系统软件，影响到机器的适用范围。 接影响到系统软件，影响到机器的适用范围。 系列计算机:指基本指令系统相同、 系列计算机:指基本指令系统相同、基本体系结构 相同的一系列计算机
1
§7.1 指令系统概述
指令：引起计算机执行某种操作的最小的功能单位。 指令：引起计算机执行某种操作的最小的功能单位。
从计算机组成的层次结构来说， 计算机组成的层次结构来说， 计算机的指令有微指令 机器指令和宏指令之分 微指令、 之分。 计算机的指令有微指令、机器指令和宏指令之分。 微指令：微程序级的命令，它属于硬件； 微指令：微程序级的命令，它属于硬件； 宏指令：由若干条机器指令组成的软件指令，它属于软件 宏指令：由若干条机器指令组成的软件指令， 机器指令（指令） 介于微指令与宏指令之间， 机器指令（指令）：介于微指令与宏指令之间，每条指令 可完成一个独立的算术运算或逻辑运算。 可完成一个独立的算术运算或逻辑运算。
2021年南昌航空大学网络工程专业《计算机组成原理》科目期末试卷A(有答案)
2021年南昌航空大学网络工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、存储器采用部分译码法片选时，（）。
A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码2、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。
A.80K，2B.96K，2C.160K，5 C.192K，53、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。
A.11111111B.00000000C.10000000D.011l1l114、加法器采用先行进位的根本目的是（）。
A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是5、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。
若整型变量z=2x+y/2，则z的机器数为（）。
A.11000000B.00100100C.10101010D.溢出6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s7、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。
若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。
A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
计算机组成原理(十二条指令)
计算机学院计算机科学与技术专业《计算机组成原理课程设计》报告（2008/2009学年第一学期）学生姓名：闫全胜学生班级：计算机062202H学生学号： 200620030227指导教师：康葆荣2009年1月3日目录1 关于此次课程设计 (2)1.1 设计的目的： (2)1.2 设计内容及要求： (2)2 分析阶段 (3)2.1指令译码电路分析 (3)2.2 寄存器译码电路分析 (4)2.3 微指令格式分析 (5)2.4 时序分析 (6)3 初步设计阶段 (7)3.1 数据格式 (7)3.2指令描述 (7)3.3 存储器分区 (9)3.4 控制台微程序流程： (10)3.5 运行微程序 (11)4 详细设计阶段 (12)4.1控制台流程分解 (12)4.2 运行微程序子流程 (15)4.3 微程序总流程图 (24)5 实现阶段 (25)5.1 所用模型机数据通路的介绍 (25)5.2 微程序代码设计与编写 (26)微程序二进制代码表 (26)5.3 机器指令的输入及运行 (28)心得体会 (30)参考资料 (31)1 关于此次课程设计1.1 设计的目的：本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 设计内容及要求：基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构（ISA），通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：1、指令系统风格（寄存器-寄存器，寄存器-存储器，存储器-存储器）；2、数据类型（无符号数，有符号数，整型，浮点型）；3、存储器划分（指令，数据）；4、寻址方式（立即数寻址，寄存器寻址，直接寻址等）；5、指令格式（单字节，双字节，多字节）；6、指令功能类别（算术／逻辑运算，存储器访问，寄存器操作，程序流控制，输入／输出）；7、依据CPI值对指令系统进行性能分析。
计算机组成原理期末复习
《计算机组成原理》1．指令、指令系统、虚拟存储器、Cache的地址映像、微命令、微指令、输入设备、输出设备、中断系统、中断隐指令、光盘、指令周期、机器周期、节拍的定义指令：指令是指计算机执行某些操作的命令。
指令系统：一台计算机所有指令的集合。
虚拟存储器：将主存储器和辅助存储器的地址空间统一编址，在硬件和系统软件的共同管理下，可以把它们看成一个单一的存储器。
cache的地址映像：在cache中，地址映像是指把主存地址空间映像到cache地址空间，也就是把存放在主存中的程序按照某种规则装入cache中，地址映像有3种方法全相联映像，直接映像，组相联映像微命令：在微程序控制的计算机中，将控制部件向执行部件发出的各种控制命令叫做微命令。
微指令：指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。
输入设备：向计算机输入信息的外部设备称为输入设备。
输出设备：接受计算机输出信息的外部设备称为输出设备。
中断系统：是计算机实现中断功能的软、硬件总称。
中断隐指令：CPU响应中断后，经过某些操作，转去执行中断服务程序。
这些操作是由硬件直接实现的。
光盘：用光学方式读写信息的圆盘称为光盘。
指令周期：CPU每取出一条指令并执行这条指令，都要完成一系列的操作，所需要的时间通常叫做一个指令周期。
机器周期：在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一个基本操作。
完成一个基本操作所需要的时间称为机器周期。
节拍：在一个机器周期内，要完成若干个微操作。
这些微操作有的时候可以同时执行，有的需要按先后次序串行执行。
因而应把一个机器周期分为若干个相等的时间段，每一个时间段对应一个电位信号，称为节拍电位信号。
2．冯·诺依曼等人提出的存储程序概念（教材P2，共3点）。
1)计算机应由运算器、存储器、控制器、输入设备、输出设备5大基本不见组成；2)计算机内部采用二进制来表示指令和数据；3)将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，这就是存储器程序的基本含义。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机学院计算机科学与技术专业《计算机组成原理课程设计》报告（2008/2009学年第一学期）学生姓名：闫全胜学生班级：计算机062202H学生学号： 200620030227指导教师：康葆荣2009年1月3日目录1 关于此次课程设计 (2)1.1 设计的目的： (2)1.2 设计内容及要求： (2)2 分析阶段 (3)2.1指令译码电路分析 (3)2.2 寄存器译码电路分析 (4)2.3 微指令格式分析 (5)2.4 时序分析 (6)3 初步设计阶段 (7)3.1 数据格式 (7)3.2指令描述 (7)3.3 存储器分区 (9)3.4 控制台微程序流程： (10)3.5 运行微程序 (11)4 详细设计阶段 (12)4.1控制台流程分解 (12)4.2 运行微程序子流程 (15)4.3 微程序总流程图 (24)5 实现阶段 (25)5.1 所用模型机数据通路的介绍 (25)5.2 微程序代码设计与编写 (26)微程序二进制代码表 (26)5.3 机器指令的输入及运行 (28)心得体会 (30)参考资料 (31)1 关于此次课程设计1.1 设计的目的：本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 设计内容及要求：基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构（ISA），通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：1、指令系统风格（寄存器-寄存器，寄存器-存储器，存储器-存储器）；2、数据类型（无符号数，有符号数，整型，浮点型）；3、存储器划分（指令，数据）；4、寻址方式（立即数寻址，寄存器寻址，直接寻址等）；5、指令格式（单字节，双字节，多字节）；6、指令功能类别（算术／逻辑运算，存储器访问，寄存器操作，程序流控制，输入／输出）；7、依据CPI值对指令系统进行性能分析。
要求学生综合运用计算机组成原理、数字逻辑和汇编语言等相关课程的知识，理解和熟悉计算机系统的组成原理，掌握计算机主要功能部件的工作原理和设计方法，掌握指令系统结构设计的一般方法，掌握并运用微程序设计（Microprogramming）思想，在设计过程中能够发现、分析和解决各种问题，自行设计自己的指令系统结构（ISA）。
2 分析阶段2.1指令译码电路分析 指令译码工作原理图：P(3)P(1)FZFC SW-A图2.1指令译码工作原理图根据上图得出指令译码器的逻辑表达式如下。
其中P(1) ～P(4)为低电平有效，当选用时该信号为零；I7 ～I2表示机器指令前六位；SE5 ～SE1为微控制器但愿位地址锁存器的强制端输出；SWA SWB 均为1(启动程序时)。
此设计中设定为P （1）有效，P （2） P （3）均无效，FC FZ T4无需考虑。
由算出的SE5 ～SE1可知操作码对应的入口微地址。
2.2 寄存器译码电路分析寄存器译码原理图如下：LDB0LDR1LDR2I1I0LDRiR0-BR1-BR2-BRD-BRS-BRI-BI3I2图2.2 寄存器译码原理图寄存器的输入、输出不仅决定于输入、输出开关，还与机器指令的后四位(即I3～I0)有关，由其决定哪个寄存器被选中。
2.2.1 寄存器的输入LDRi 为寄存器的输入开关，且为低电平有效(即LDRi=0)，I1、I0对寄存器进行选择，决定数据进入哪个寄存器。
2.2.2 寄存器的输出RS-B、RD-B、RI-B为寄存器的输出开关，且为低电平有效；I3、I2对寄存器进行选择，决定从哪个寄存器输出指令；从原理图上可以得出R2-B的输出，若RI-B有效则无需关注I3、I2因而I3、I2可为任意状态。
2.3 微指令格式分析微代码格式如下（1）字段24～19控制运算器的控制端，通过改变S3～CN来决定对数据进行何种算术或逻辑运算。
本设计中全部为正逻辑运算。
（2）字段18为控制对主存W/R的开关（3）字段17、16控制24译码器的输出端，对Y0、Y1、Y2进行选择。
（4）字段15～7为A、B、C三个开关控制端。
A字段B字段C字段（5）字段6～1为该条微程序的八位二进制后继地址，其决定顺序执行哪条微程序。
2.4 时序分析T1、T2、T3、T4为节拍控制端，本设计用了T4节拍控制端，当指令通过译码器P （1）时，P（1）对操作码进行测试，通过节拍脉冲T4的控制，以便识别所要求的操作。
图2.4 时序信号图TS1时进行微程序控制器控制，TS2时进行微指令寄存器控制，TS时控制LDIR、LDAR，TS4时对P（1）、P（2）、P（3）、P（4）、AR、LOPC、LDRi、LDDR1、LDDR2进行控制。
3 初步设计阶段3.1 数据格式本设计中所有需要处理的数据全部采用定点无符号整数表示，8个bit位，格式如下：数据的范围是0～28-1，即0～255。
3.2指令描述3.3 存储器分区设计中将主存储器划分为两部分，地址单元00H～1DH为指令存储区，地址单元1FH～FFH为数据存储区，其中每个地址单元中能够保存一个八位二进制的数据。
划分如下图所示：3.4 控制台微程序流程：PC 计数器在用清零开关CLR 清零后，通过控制台开始进行机器指令的读写和执行，此处将00Q 的后继地址设为20Q（即010000）。
此时只有P(4)有效，即P(4)=0,P(1)=P(2)=P(3)=1。
且SEi 为1时无效，不能改变；只有SEi 为0时，才能对该位上的数进行改变；但只能由0变成1，而不能逆转。
3.4.1 强置写当进行机器指令写入时，将SWB,SWA 置成01状态，通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1 SE4=1SE3=1SE2=1SE1=0SE5～SE2均无效，只有SE1有效，即可得出010000改变为010001，即强置写的入口地址为21Q。
3.4.2 强置读当进行机器指令写入时，将SWB,SWA置成00状态，通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1SE4=1SE3=1SE2=1SE1=1SE5～SE1均无效，不能对 010000进行改变，即强置写的入口地址为20Q。
3.4.3 程序执行当进行机器指令写入时，将SWB,SWA置成11状态，通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1SE4=1SE3=1SE2=0SE1=0SE5～SE3均无效，SE2和SE1有效，即可得出010000改变为010011，即强置写的入口地址为23Q。
3.5 运行微程序PC计数器在用清零开关CLR清零后，通过控制台进入机器指令执行状态，然后开始运行微程序。
此时只有P(1)有效，即P(1)=0,P(2)=P(3)=P(4)=1，且SWB,SWA仍为11。
此处将运行P(1)的上一步微指令的后继地址设为40Q（即100000），应用指令译码器的逻辑表达式对其进行改变得出微程序入口地址。
由于决定入口地址的只有机器指令的前四位(即I7～I4)，则通过拟定其先得出入口地址，并检验拟定的前四位是否合理，如下表所示。
4 详细设计阶段4.1控制台流程分解4.1.1 公操作对机器进行总清零CLR 1-0-1。
选中P(4)，通过译码形成入口地址。
4.1.2 强置写形成入口地址后，执行写操作。
1.（1）打开PC-B 将数据送到总线上； （2）打开LDAR 将数据从总线流到AR 中； （3）打开LDPC ，让自动加1的数据进入PC 中。
2.（1）打开SW-B 将数据送到总线上， （2）打开LDDR1将数据从总线流到DR1中。
3.（1）打开ALU-B 将数据送到总线上，其间DR1中的数据相当于在ALU中做F=A 的运算；（2）打开CE 、WE 置成01状态，将数据从总线流到主存相应地址单元中，完成数据写操作。
4.1.3 强置读形成入口地址后，执行读操作。
1.（1）打开PC-B 将数据送到总线上；（2）打开LDAR 将数据从总线流到AR 中； （3）打开LDPC ，让自动加1的数据进入PC 中。
2.（1）打开CE 、WE 置成00状态，将数据从主存送到总线上； （2）打开LDDR1将数据从总线流到DR1中。
3.（1）打开ALU-B 将数据送到总线上，其间DR1中的数据相当于在ALU 中做F=A 的运算； （2）打开LED-B ，数据从总线流到输出单元，在数码管上显示出来，完成数据读操作。
4.1.4执行程序形成入口地址后，开始执行程序。
所有都为空操作，只是要通过后继地址转入到运行微程序的流程中。
4..1.5控制台流程图由上可知控制台的总流程图为：4.2 运行微程序子流程 4.2.1 公操作所有的子流程都要运行取指的公操作，然后才能进行各自的操作。
运行微程序1.（1）打开PC-B ，将PC 中的数据（指令操作码地址）送到总线上；（2）打开LDAR 将数据从总线流到AR 中； （3）打开LDPC，让自动加1的数据进入PC 中。
2.（1）打开CE 、WE 置成00状态，对主存进行读操作，访问AR 中保存地址的地址单元中指令；（2）打开LDIR ，将主存中被访问的地址单元中指令送到IR ；（3）选中P(1)，根据刚保存到IR 中的指令，通过指令译码器，形成执行该指令的微程序入口地址。
4.2.2 IN1指令操作完成公操作后，根据形成的入口地址运行IN1指令操作。
（1）打开SW-B，将“INPUT DEVICE ”中输入的数据流到总线上；（2）打开LDRi ，在T4脉冲作用下打开R0输入端据IN1机器指令的后两位决定让数据从总线上送入R0。
4.2.3 ADD 指令操作完成公操作后，根据形成的入口地址运行ADD 指令操作。
1.（1） 打开PC-B ，将PC 中的数据送到BUS ；（2） 打开LDAR ，在T3脉冲作用下将数据从总线流到AR 中； （3） 打开LDPC ，让自动加1的数据进入PC 中。
2.（1）打开CE 、WE 置成00状态，将数据从主存送到总线上； （2）打开LDAR ，在T3脉冲作用下将数据从总线流到AR 中。
3.（1）打开CE 、WE 置成00状态，据AR 中保存的指令地址码，在主存相同地址单元中，读出保存的操作数，并放置到总线上；（2）打开LDDR2，在T4脉冲作用下将数据从总线流到DR2中。
4.（1）打开RS-B ，即打开R0的输出，将数据送到总线上；（2）打开LDDR1，在T4脉冲作用下让操作数经由总线进入到DR1中。