PCB-Layout Checklist
数字板PCB设计检查check_list

接口电路一般使用专用芯片,是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时,在单板上是否设计了相应的PGND地,并在电源接口处与电源地相连,以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路,串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中,正确使用数字地(DGND),模拟地(AGND),电源地(BGND),保护地(PGND)。
单板上电后能否进行自检,并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试,如有异常,指示灯是否指示自检失败,否则开始正常运行。
单板自检故障时,能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出,以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件,其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容;有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路,则采用内部的Watchdog,对于系统来说更为安全可靠。
对于CPU的中断输入脚,无论使用与否,应接有上拉或下拉电阻,尽量不要悬空。
对于不用的输入脚,也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后,是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计,并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑;单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
PCBLayoutReviewCheckList-V03

[鍵入文件標題]客戶別機種產品工程師文件編號PCB料號版本審查工程師審查日期年月日發行單位文件版本Rev:01 說明:1).Tooling hole 完成孔直径为160 +2/-2 mil.2).增加“PCB 背面SMD 过DIP 制程零件PAD LAYOUT 建议规范”3).BGA 及QFP 旁毋需Lay 光学点.4).“PCB LAYOUT 基本规范”:为R&D Layout 时必须遵守的事项, 否则SMT,DIP,裁板时无法生产.5).“锡偷LAYOUT RULE 建议规范”: 加适合的锡偷可降低短路及锡球.6).“PCB LAYOUT 建议规范”:为制造单位为提高量产良率,建议R&D 在design 阶段即加入PCB Layout.7).“PCB 背面SMD过DIP 制程零件PAD LAYOUT 建议规范”:SMD 过DIP 特殊制程PAD 尺寸及摆设方位.8).“零件选用建议规范”: Connector 零件在未来应用逐渐广泛,又是SMT 生产时是偏移及置件不良的主因,故制造希望9).R&D 及采购在购买异形零件时能顾虑制造的需求, 提高自动置件的比例.10).“零件包装建议规范”:,零件taping 包装时, taping 的公差尺寸规范,以降低抛料率.No. 問題描述圖片說明判定結果備註說明合格不合格[鍵入文件標題]01一般PCB 过板方向定义:➢PCB 在SMT 生产方向为短边过回焊炉(Reflow), PCB 长边为SMT 输送带夹持边.➢PCB 在DIP 生产方向为I/O Port 朝前过波焊炉(Wave Solder), PCB 与I/O 垂直的两边为DIP 输送带夹持边.02金手指过板方向定义:➢SMT: 金手指边与SMT 输送带夹持边垂直.➢DIP: 金手指边与DIP 输送带夹持边一致.03➢SMD 零件文字框外缘距SMT 输送带夹持边L1 需≧150 mil.➢SMD 及DIP 零件(I/O 零件除外)文字框外缘距板边L2 需≧100 mil.[鍵入文件標題]04➢PCB 板边至PCB 板边的螺丝孔(精灵孔)PAD 的中心, 直径3mm的范围内不得有SMD 或DIP 零件(如右图虚线所示)05➢V-Cut 或邮票孔须距正上方平行板边的积层堆栈的Chip C, Chip L 零件文字框外缘L≧80 mil.06➢V-Cut 或邮票孔须距正上方垂直板边的积层堆栈的Chip C, Chip L 零件文字框外缘L≧200 mil.[鍵入文件標題]07➢V-Cut 或邮票孔须距左右方平行板边的积层堆栈的Chip C, Chip L 零件文字框外缘L≧140 mil.08➢V-Cut 或邮票孔须距左右方垂直板边的积层堆栈的Chip C, Chip L 零件文字框外缘L≧180 mil.09 ➢邮票孔与周围突出板边零件的文字框须距离L≧40 mil.10 ➢本体厚度跨越PCB 的零件,其跨越部份的V-CUT 必须挖空.[鍵入文件標題]11➢如有邮票孔或V-cut 时, trace 距邮票孔或V-cut 的距离L1 边须≧50 mil;其余TRACE 的距离L2 须距板边≧25 mil. (此项规范顾虑到外包厂在手折版时会将trace 拉断, 请LAYOUT 务必配合) 12➢URM 及BGA Heat Sink 的定位孔(Non-PTH 孔)旁的trace 须与定位孔缘相隔L≧40 mil, 以避免组装时将trace 压坏.13 所有PCB 厂邮票孔及V-CUT 的机构图必须一致.14PCB 之某一长边上需有两个TOOLING HOLES, 其中心距PCB 板边需等于(X,Y)=(200, 200) mil﹐Tooling hole 完成孔直径为160 +2/-2 mil.[鍵入文件標題]15(1) Pitch = 50 mil 的BGA PAD LAYOUT:✓BGA PAD 直径= 20 mil✓BGA PAD 的绿漆直径= 26 mil(2) Pitch = 39.37 mil 的BGA PAD LAYOUT:✓BGA PAD 直径= 16 mil✓BGA PAD 的绿漆直径= 22 mil16各类金手指长度及附近之Via Hole Layout Rule:✓Cards 底部需距金手指顶部距离为Y; 金手指顶部绿漆可覆盖宽度=W; Via✓Hole 落在金手指顶部L 内必须盖绿漆, 并不能有锡珠残留在此区域的ViaHole 内.✓AGP / NLX / SLOT 1 转接卡的零件面: L=600, W=20, Y=284✓AGP / NLX / SLOT 1 转接卡的锡面: L=200, W=20, Y=284✓PCI 的零件面: L=600, W=20, Y=260✓PCI 的锡面: L=200, W=20, Y=260✓Via Hole 锡面与零件面皆要盖绿漆[鍵入文件標題]17多联板标示白点:(1) 联板为双面板, 在V-cut 正面及背面各标示一个φ100mil 的白点.(2) 联板为单面板, 在V-cut 零件面标示一个φ100mil 的白点.(3) 所有PCB 厂白点标示的位置皆一致.18若PCB 短边(非SMT 输送带挟持边)L 需≧4800 mil (≒120 mm); 若无法满足, 请以联板方式排版,使L≧4800 mil,以提高SMT 生产效率.19ICT 测试点基本规范:✓测试点不可覆盖防焊漆.✓测试点为正方形, 其边长L = 30 mil. (图一)✓相邻测试点中心距D 须≧75 mil. (图二)✓测试点不可置于零件文字框内.✓DIMM, RIMM Connector 的Latch 搬开后须与AGP 文字框距离≧40 mil.20 电解电容三孔共享layout,负极两孔需采漏锡方式,使其相通[鍵入文件標題]21 所有零件皆须有文字框, 其文字框外缘不可互相接触、重迭及共享.22线圈孔径layout 尺寸:✓三线缠绕线圈的孔径为91 mil✓单线线圈的孔径为60 mil✓零件三线缠绕立式线圈脚距为9.0± 1.0 mm✓零件三线缠绕卧式线圈脚距为16.0± 1.5 mm[鍵入文件標題]23若PCB 零件面及锡面皆须过SMT, 且DIP 零件皆集中在零件面: ✓锡面: SMD 零件最好集中在某些区域, 且与DIP 零件集中区域有所区隔.✓锡面: 改版时, 变动的SMD 零件最好只是在SMD 零件集中区挪动; 变动的DIP 零件最好只是在DIP零件集中区挪动.✓Through Hole 零件在过DIP 制程时须做治具, 治具会保护住锡面SMD 零件以防止其过锡波时沾锡; 治具会露出DIP 零件脚让锡波沾锡:(图一)✧若锡面SMD 最高的零件高度max(H)为Hmax, 则选用的治具厚度T 须比Hmax 大2 mm 以上.✧DIP可选用的治具厚度T与Through Hole Ring 边缘必须距离D以上, 方可使DIP 零件脚吃锡.T (mm) 3 5 8 10D (mm) 1.5 1.5 2 2✧治具成型时, 其导脚θ=45°.✧治具成型后, 其厚度L 须≧1.5 mm, 以增加治具寿命.✧根据以上原则, 锡面SMD PAD 边缘须与Through Hole Ring 边缘相距X 的简易原则: (图二)T (mm) ≦5 > 5X (mm) 4.2 4.7[鍵入文件標題]24Short Body 型的VGA 15 Pin 的最后一排零件脚在LAYOUT 时须在锡面LAY 锡偷.Ps: DIP 过板方向为I/O Port 朝前.25Socket 7 及Socket 370 的角落朝后的位置在LAYOUT 时须在锡面LAY 锡偷.26其余零件在台北工厂SAMPLE RUN 或ENG RUN 时会标出易短路的Pin 位置,R&D 改版时请加入锡偷.27 若零件长方向与过板方向垂直, 则锡偷的位置及尺寸如右图:[鍵入文件標題]28➢X=1.3~1.8, Y=1.3~1.7 皆可有助于提升良率.➢ X=1.8 且Y=1.5 为最佳组合.➢板长1/4 长度的中央区域,且P1 或P2 有一个≦48mil, 为最须LAY 锡偷的位置.(如图a)➢若无法LAY 连续长条的锡偷,则Pin 与Pin 的中心点必须LAY 满锡偷. (如图b)29 单排排针长边Layout 方向与PCI 长边平行.30 单排排针Drill/Pad 孔径Layout:大孔ψdrill / ψpad = 48 / 64 mil;31 锡面测试点的边缘距过板前方的大铜箔距离d 须≧60 mil.[鍵入文件標題]3233若此零件各种sources 间尺寸差异太大,大小PADs 之间以绿漆分开(较佳选择),绿漆宽度W 须≧10 mil. 或Layout 成本垒板型式.34➢未覆盖SOLDER MASK 的PTH 孔或VIA HOLE 边缘须与SMD PAD 边缘距离L ≧12 mil.➢Via Hole 不能落在PAD 内部.35若此零件有多种sources, 则W,H , L max 选用所用sources 最大的值max(W,H , L max )代入(Equation 1)的X ,Y,R .36[鍵入文件標題]3738若此零件有多种sources,则W, Z 选用所用sources 最大的值max(W, Z )代入(Equation 2)的X ,Y,S .39 线圈的PAD 及零件文字框LAYOUT 尺寸如右图:40 ZIF 的游戏杆长方向与PCI 平行.41 ZIF 的摆设位置请勿摆在PCB 中央1/4 板长的区域.[鍵入文件標題]42Through Hole 零件的与接大铜箔时, 须:✓锡面:PTH 可与邻近大铜箔相接.✓零件面及内层线路:法一:Thermal Relief 型式, PTH 与其余大铜箔不可完全相接, 需用PCB 基材隔开.法二:过锡炉前方(PTH 中心点的前180 度)的大铜箔可与PTH 直接相接; 过锡炉后方(PTH 中心点的后180 度)的大铜箔则不可与PTH 直接相接, 需间隔W ≧60 mil.43若同一片板子有两种机种名称, 但其LAYOUT 皆相同, 为避免SMT 生产时混板, 须在某一角落的光学点, 用不同的喷锡样式辨别. 例如:✓OEM 客户: 用圆形喷锡(直径= 40 mil)光学点.✓用正方形喷锡(长*宽= 25*25 mil)光学点.Ps: 由于R&D在LAYOUT时不知道哪些机种会有不同名称, 故制造单位在生产时帮忙check, 反应时填写技术中心制订的”修改建议”表格, pass 给技术中心, 由技术中心跟LAYOUT 沟通修改. OEM 机种光学点修改必须经过业务同意.[鍵入文件標題]44多联板CAD 文件排列顺序:✓单版排列编号采取逆时针方向, 并将第零片放置在左下角(由左而右, 由下而上).✓白点标示固在离第零片较远的板边上.45大颗BGA(长*宽=35*35 mm)加Heat Sink 后, 附耳文字框宽W=274mil, 附耳文字框长度L=2606 mil, 附耳底部零件限高H 须≦50 mil.46所有零件文字框内缘须距”零件最大本体的最外缘或PAD 最外缘”≧10 mil; 亦即双边≧20 mil.零件公差:L +a/-b Lmax=L+a, Lmin=L-bW +c/-d Wmax=W+c, Wmin=W-d∴文字框Layout: 长≧Lmax+20, 宽≧Wmax+20 47若”零件最大本体的最外缘与PAD 最外缘”外形比例不符合,则零件文字框依两者最大值而变化.48 文字框线宽≧6 mil.[鍵入文件標題]49SMD 零件极性标示:(1) QFP: 以第一pin 缺角表示.(图a) (2) SOIC: 以三角框表示. (图b)(3) 钽质电容: 以粗线标示在文字框的极性端. (图c)50 零件标示极性后文字框外缘不可互相接触、重迭. 51 用来标示极性的文字框线宽≧12 mil.52 螺丝孔规格:✓ Through Hole 为Non-PTH 孔.✓ Non-PTH 孔Ring 周围均匀分布精灵孔.✓ 防焊漆在Component Side 全不覆盖.✓ 防焊漆在Solder Side 仅露出精灵孔吃锡, 其余覆盖防焊漆.53 当机种变更版本时, 其对角线之一个或二个光学点位置必须挪动, 其间距(a i ’,b I ’)与前一版本(a i , b i )必须 | a i -a i ’ | ≧200 mil 或 | b i -b i ’ | ≧200 mil ; 但若改版幅度不大时, 可在对角线光学点的其中一个旁标示直径100mil 的白点, 白点位置随版本变化而改变, 以利辨别.Ps. ai, ai’, bi, bi’ 定义请参阅附件一.54ICT 测试点建议规范:✓ 尽量将所有测试点置于Solder Side. ✓ 测试点应平均分布, 以防测试时板翘.✓ 测试点中心应距板边或V-CUT 折断边≧ 100 mil. ✓ Slot1, AGP 长边与邻近的电解电容垂直摆放.✓Slot1, AGP, Socket 7, Socket 370, IC 的文字框与邻近的电解电[鍵入文件標題]容须距L≧100 mil, 以防测试时Test Jet 及金手指撞击电解电容.55BGA LAYOUT 如”PCB 基本规范”项次13 完成后, 除BGA PAD 外, 皆须加印白文字漆于绿漆上, 以防止绿漆覆盖VIA HOLES 不佳时而造成BGA 空焊, 并在BGA 本体外缘W = 30 mil 标示三角形极性.56PCB 零件面上须印刷白色文字框, 此白框可摆在任何位置, 但不可被零件置件后压住, 其白框长L*宽W = 1654 *276 mil; 此文字框乃为Shop Flow 贴条形码,以利计算机化管理.[鍵入文件標題]57PCB 背面上SMD 零件过DIP 制程,其制程吃锡较不易, 需有特殊PAD Layout,各类零件(Chip、IC、SOT、MELF) PAD 尺寸大小建议如下:零件摆设位置与过板方向关系如右图所示.58过SMT 的零件, 其塑料材质的热变形温度(Td)须≧240℃, 或其塑料能承受Resistance to Soldering Heat 在240℃, 10 秒钟而不变形, 塑料材质如全部LCP、PPS, 及部份PCT、PA6T.但Nylon46 及Nylon66 含水率太高,不适合SMT reflow.59 零件的Shielding Plate 不可选用镀全锡.60SMD 零件的包装须为(1)TAPE & REEL (2)硬TRAY 盘包装(3) Tube 包装,TAPE & REEL 为最佳选择, 包装规范请参阅”零件包装建议规范”.61过DIP 零件的包装须为硬TRAY 盘包装, 或Tube 包装为最佳选择, 包装尺寸则无硬性规范. 其中DIMM, RIMM 及各式Slots 如有Board Lock 设计则必须以硬TRAY 盘包装.[鍵入文件標題]62SMD TYPE 的Connectors,其零件塑料顶部正中央须有一平坦区域(贴上一平坦胶片)W*L 以利置件机吸取.,其面积建议如下(单位mm):(1) Y<5 且X<20:平坦区域面积W*L≧1.8*1.8.(2) Y<5 且X≧20:平坦区域面积W*L≧3*3.(3) 5≦Y<10:平坦区域面积W*L≧3*3.(4) Y≧10:平坦区域面积W*L≧6*6.(5) 贴胶片面积不可大于零件本体.63PCB无防呆孔但Connector 却有极性要求, 其插入的DIP Connectors 须有一个定位防呆Post, 以防插件极反.64 若SMD Connector 有极性, 则在Connector 本体顶部标示极性.65因SMT 机器高度限制,选用的SMD 零件其PCB 底部至零件顶部的最大高度H须≦13.5mm.66 于零件本体或Housing 打上厂商Logo.[鍵入文件標題]67DIP Connector 其Board Lock 与PCB Through Hole 干涉量以8~10 mil 为最佳,且组装时须平稳顺畅,避免PCB 上其它零件跳脱.[鍵入文件標題]68Through Hole 一般零件:1. StandOff Hc: Through Hole 零件其StandOff 高度Hc 须≧0.2 mm.2. StandOff 须置于Housing 周围,以便检查浮件问题.(图(b))3. Solder Tail 脚长Tc(图(c)):(1) 若min(Pr, Pc)<1mm 时, 则Tc= 2.3 +0.15/–0.10 mm.(2) 若min(Pr, Pc)=1mm 时, 则Tc= 2.6±0.2 mm.(3) 若min(Pr, Pc)>1mm 时, 则Tc= 2.9±0.3 mm.4. Kink 脚长Yc 须: Tc ≦Yc ≦3.6 mm. (图(a))Through Hole 特殊零件Solder Tail 脚长:✓Short Boby D-SUB 零件, Tc= 2.35 +0.15/–0.10 mm.✓Phone Jack, Tc= 3.0±0.2 mm.✓Game/Audio, Tc= 2.6±0.2mm5. 脚间距定义以减少Solder Bridge:(1) 3.2mm<Pr<4.2mm(2) 3.5mm<Pc<4.5mm如 Pr Pc 不在此范围内需Layout 锡偷。
PCB设计检查表-PCB-checklist

4.4.12
148
PAD与线的SPACING:最小要5mil(最好把线与SPACING平分成三等份)
149
PAD与PAD的SPACING:最小要8mil
150
BGA SOCKET(Through Hole TYPE)
151 4.4.13 Hole size:1.27mm pitch 用0.5mm(20mil)
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE(非镀通孔)
137 4.4.7 如图纸有提供HOLE SIZE ,按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时,VIA孔(过孔)为25mil
131 4.4.2 板厚度>125mil时,VIA孔(过孔)为32mil
132 4.4.3 对于长方形的PAD ,长的每边15mil ,短的每边有4mil
26 2.19 含贴片器件的PCB,贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔(安装孔)是否镀铜(要镀铜)
28 2.21 GUIDE PIN孔(定位孔)是否没镀铜(除另有说明,不要镀铜)
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图,兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置
手机PCB评审CHECK LIST

序号 及 部份 (一) Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确,尤其是一些CONN的方向,LED的 方向,按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路,开路等情况,尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接,尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线(Speaker,Receiver,Micphone)是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配,是否进行了包地处理或与别的走线 距离较远,功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线,尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理,最好不要有数据线,地 址线等横穿 馈点下各层是否镂空,镂空边距馈点边最好有1MM的距离,镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够,换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器,PA的VBAT是否也 单独的直接拉到了电池连接器,VBAT的宽度是否足够 各电源线是否遵循了先过电容,再进芯片PIN的原则,或按照原理 图的拓朴结构走线,其宽度是否足够 板边(每层)是否进行了包地,并用接地孔(可以采用盲孔加埋孔 的方式)处理,线到板边的距离至少0.3MM(12MIL) PA、ESD器件、其它带大接地焊盘的器件的接地是否充分,接地 导通孔数量是否充足 各地PIN是否就近接入了主地,要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近,或通过其它路径使时钟信号串入 PA,时钟线要远离PA 注意大面积填充与PIN的连接方式,最好通过“+”方式与PIN相 连,千万不要与PIN填实连接,BGA内部也要注意,大面积填充最 好不要填到BGA里面去,这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用,最好信号线是先过ESD(如 SPARK)再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
PCB LAYOUT检查项列表(试用版)

基带/射频/EDA
28
带极性器件,如IC、钽电容、有极性区分的连接器、二极管、单向TVS管 要在位号图上标出极性,多数标注第1Pin的位置。
Байду номын сангаас
基带/EDA
29 Gebar归档前需要检查露铜是否符合要求,以及基本工艺处理
基带/射频/EDA
6 连接器部分的地,Vbat,Vcharge换层的时候,是否打了足够数量的孔以保 基带/EDA
证性能。Vbat主线的宽度是否不小于2mm,VCHG宽度0.8mm以上
7
检查系统主电源如VCORE,VMEM,VRF,VDD等的走线,主线一般不少于 0.25mm,线宽、走向分支、过孔数量等。子系统也需要检查,如GPS、TV
基带/EDA
LCD下面必须有露铜,PCB上的焊盘要比FPC上的焊盘长0.5mm以上保证可
13 焊接性,固定PIN的焊盘要做成热焊盘以方便焊接。为保护ESD可能存的 基带/EDA
问题,是否有需要其它露铜处理。
14 注意一些特殊线的处理,如USB数据线差分等。
基带/EDA
15 检查键盘DOME定位孔、天线支持定位孔、LCD定位孔是否正确
基带/EDA/结构
16 测试点Vbat,GND,PWR_ON/OFF,RXD,TXD是否留出,是否有丝印标示
基带/EDA
17 Mic,Speaker,Vibrator,电池连接器等元件要由丝印标示正、负极
基带/EDA
18 RF PA等地分割是否满足要求;RF、蓝牙晶体下方一、二层挖空
射频/EDA
19 IQ、AFC、APC上下左右要包地,周围要多打地孔,换层的孔周围包地 射频/EDA
/EDA/结构
3
检查原理图和PCB图同步的时候产生的网络报告内容,确认没有连接关系 的网络
Layout Checklist V1.5

检查项项目分类序号检查内容需求结果检查结果(OK/NG/NA)备注板中是否采用新封装,若有请在下面注明位号及封装名称(PCB文件评审重点关注)。
a. b. c. d.e. f. g. h.2是否按《元件封装建立手册及PART命名规则 》制作新元件封装。
通用需求3新封装审核:第1脚标识、焊盘大小、外形尺寸、封装命名是否符合封装制作标准(注:外观对称的插件元件是否有做防呆)。
通用需求4丝印不能上焊盘,丝印与焊盘间距≥0.1mm。
通用需求管脚5极性元件,如:电解电容、二极管、稳压管、三极管、MOS管等管脚顺序是否与元件规格书相同。
通用需求6插件元件过孔制作标准:元件规格书标识脚径为0.8-1.0mm ,双面板:脚径+0.3mm /单面板:脚径+0.2(要求:规格书中脚径为实物实际脚径)。
通用需求7元件脚需沾锡或误差太大元件脚径1.0-1.2mm,双面板:脚径+0.5mm /单面板:脚径+0.3(要求:规格书中脚径为实物实际脚径)。
通用需求8是否调用新设计模板。
重点检查:COPPER 与PAD 、SMD 的安全间距为8MIL ,COPPER 与TRACE 、VIA 、COPPER 安全间距为6MIL。
通用需求9各项LAYOUT规则、PCB叠层、过孔设置是否正确合理。
通用需求10是否按要求填写模板中的各项信息。
通用需求11参考LAYOUT GUIDE进行元件布局。
通用需求12PCB设计坐标原点放置在PCB板左下角。
通用需求13元件摆放的格点是否为0.1mm。
通用需求14极性元件(电解电容、二极管、稳压二极管)不多于两个方向放置。
通用需求15SMD与SMD,SMD与插件元件之间的距离大于0.6mm以上(特别关注有高度差的两个元件)。
通用需求16贴片元件本体(含顶层、底层)与PCB传送板边的距离是为5mm以上,若不能满足需要加5mm假边。
通用需求17插件元件焊盘中心离板边大于3.5MM。
通用需求18双面贴工艺,底层贴片器件与插件器件的脚位距离≥3mm(夹具工艺)。
PCB原理图Checklist检查表

PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络,芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯,便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求,比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔,便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号,一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认,例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值,可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计,要防止长按按键,单板挂死问题,建议按键开关设计只产生一段短脉宽低电平。
PCB LAYOUT CHECK LIST

检查电气特性连接是否完备,检查间距是否完 全正确 所有的BGA器件和手焊件的pad上不允许有激光 孔, 检查PCB板上是否有MARK点 检查电源线是否够粗,并且尽可能的加粗,在 电源的输入输出端等有大电流的情况下要铺铜 并增加一些过孔来连接 检查所有的差分走线对、音频信号线、时钟线 是否全部包地;并且尽量做到在每层都能包地 完全 检查地线网络的铺铜,每层中除了一些必须隔 离的线之外,一些不重要的信号线尽量靠近, 保证地网络的铺铜不要太破碎。 固定位于RF路径上的零组件,并调整其方位使 RF路径的长度减到最小。并使RF输入远离RF 输出,并尽可能远离高功率电路和低噪音电路 将RF路径上的过孔数量尽量减到最少,尺寸减 到最小,不仅可以减少路径电感,而且还可以 减少主接地上的虚焊点,并可减少RF能量泄漏 到层叠板内其它区域的机会。 射频IQ线,时钟线,尽量包地,避免干扰 微带线和带状线线宽是否达到阻抗匹配, 射频电源是否跟BB电源分开,RF电源线宽不 能太细 射频线是否有参考地
PCB
项目 设计者:
LAYOUT CHECK LIST
检查 者:
(OK) OR (NG)
备注
整体 检查PCB与原理图是否同步 检查 利用在Design Rules中设置的规则对PCB进行整体的连通性(Connective)以 及间距(Clearance)的检查,并检查并排除所有的 检查元器件摆放是否符合设计规范要求 元器件摆放是否重叠(允许零件的丝印重叠,但不允许跨入) 元件 元器件的摆放是否影响其他元件的插拔和焊接 布局 元器件摆放符合限高要求,不影响其他元件的贴焊和安装 元器件离板边的距离是否符合工艺要求 检查所用元件库机械尺寸以及PIN脚顺序是否正确(新增加的元件) 有极性器件的摆放方向尽可能一致
检查元器件摆位是否和结构的冲突 检查屏蔽罩,固定孔,耳机,麦克以及按键,摄像头位置,SIM,CF与SD 卡座是否与结构所给的位置一致 检查去耦电容是否靠近相对应的器件的电源引脚 检查零件与屏蔽罩之间间距是否符合设计规范要求(>=0.4mm) 各插件孔,安装孔,过孔以及为增加电源和地的 导电面积而加的过孔的层定义是否正确,孔是 否沉铜的设置是否正确 板的四周电源和地层要有一定的挖空区, 避免 毛刺短路,降低EMI 检查耦合电容是否起到耦合的作用,走线顺序 是否恰当 线路 检查 BB 检查ESD器件是否起到作用 检查单点接地点是否放在焊盘上(最好不要放 在焊盘上) 检查器件管脚是否设置为热焊盘 信号线离板边的间距是否符合要求(>=0.3mm) 晶振,时钟芯片及网口变压器下尽量避免信号 通过
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
4.4.12
4.4.13
4.4.ห้องสมุดไป่ตู้4
Critical TRACE(连接CLK的TRACE)以最短原则设计 Critical TRACE(连接CLK的TRACE)间距离是否尽可能远(最小为线 边到线边距离的三倍) Critical TRACE(连接CLK的TRACE)如为ANALOG TRACE ,要加上 GUARD LINE(屏蔽线) 先设计Critical TRACE(时钟信号线),再布其它线 在ANALOG PAD处是否有引线(不应有引线,否则会把ANALOG PAD的 GROUND RING 割破) ANALOG PAD在TESTER SIDE时,是否把线布在DEVICE SIDE。(应该布 在DEVICE SIDE ) TRANSISTORS(三极管),不要把BASE(基极)的连线走在EMITTER和 COLLECT之间 OP AMP(放大器)输入线必须很短,一对输入线等长 所有反馈(OUTPUT TO INPUT)元件,必须放近OP AMP(放大器), 连线越短越好 OP AMP 的输入线路要远离输出线路 线尽可能不要走入孔的Clearance范围以内(如很难避免时,设计前 一定要通知主管) 其他 DRC检查 最小间距检查 PAD与线的SPACING:最小要5mil(最好把线与SPACING平分三等份 PAD与PAD的SPACING:最小要8mil 线共GND PLANE的距离为15mil(此种情况只会发生于COMPOSITE GND,走线与GND在同一层) 线到孔的距离≥20mil Minimum Spacing: Surface Layers: 7mil Inner Laywes: 4Layer Board: 11mil 6/8 Layer Board: 13mil 10/12 Layer Board: 14mil 与电原理图网络匹配检查 元件焊盘过孔尺寸检查 板厚度≤125mil时,VIA孔(过孔)为25mil 板厚度>125mil时,VIA孔(过孔)为32mil 对于长方形的PAD ,长的每边15mil ,短的每边有4mil Via Hole 尺寸为20mil POWER 及 GROUND ACCESS 为32mil GRID HOLE及其他ACCESS为45mil GUIDE PIN HOLE(非镀通孔) 如图纸有提供HOLE SIZE ,按图纸做 如图纸提供是PIN SIZE ,HOLE SIZE 等于PIN SIZE(对角线或直 径)加4mil 螺丝及COUNTERSINK 请参考螺丝与孔对照表,表上列出为孔的大小 VIA 孔的ANNULAR RING 每边为5mil 螺丝孔的ANNULAR RING,PAD的大小为孔的两倍 BGA SOCKET(POGO PAD TYPE) VIA HOLE :0.25mm(10mil ,当板的厚度小于或等于0.125”时) 0.30mm(12mil,当板的厚度大于0.125”时) BGA SOCKET(POGO PAD TYPE) Annular Ring:最小要3mil(最好做5mil) PAD与线的SPACING:最小要5mil(最好把线与SPACING平分成三等 份) PAD与PAD的SPACING:最小要8mil BGA SOCKET(Through Hole TYPE) Hole size:1.27mm pitch 用0.5mm(20mil) 1.00mm pitch 用0.35mm(14mil) BGA SOCKET(Through Hole TYPE) Annular Ring:先做长圆PAD,长的两边做0.008”,短的两边做 0.005” 做不到两边就做一边长PAD,再不成就做圆PAD,但最小要做5mil PAD与线的SPACING:最小要0.005mil(最好把线与SPACNG平分成三等 份)
2.45 3 3.1 3.2 3.3 3.4 3.5 3.6 3.7 3.8 3.9 3.10 3.11 3.12 3.13 3.14 3.15 3.16 3.17 3.18 3.19 3.20 3.21 3.22 3.23 3.24 3.25 3.26 3.27 3.28 3.29 3.30 3.31 3.32 3.33 3.34 3.35 3.36 3.37 3.38 3.39 3.40 3.41 3.42 3.43 3.44 3.45 3.46 3.47 3.48 3.49 3.50 3.51 3.52
PCBA Checklist
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 编号 1 1.1 1.2 1.3 1.4 1.5 2 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 2.10 2.11 2.12 2.13 2.14 2.15 2.16 2.17 2.18 2.19 2.20 2.21 2.22 2.23 2.24 2.25 2.26 2.27 2.28 2.29 2.30 2.31 2.32 2.33 2.34 2.35 2.36 2.37 2.38 2.39 2.40 2.41 2.42 2.43 2.44 检查项目说明 硬件设计要求 独立功能模块是否用框线和名称标示 IC等器件退耦电容归属是否明确 单板功能方框图已提供 重要信号已单独标示 PCB设计的特殊要求已单独说明 封装与布局 所有器件封装已是最新版本,并与实物保持一致(硬件设计者与实物 核对封装) 所有器件已经放置到板面 整体布局参照原理功能框图,兼顾美观及电源、地的分割 高、中、低频电路分开 数字电路与模拟电路分开放置 高温、发热器件远离其他器件放置 退耦电容靠近相关器件放置 晶体、晶振靠近相关器件放置,多负载时应平衡放置 打印1:1的布局图,器件封装、布局经过硬件工程师确认 普通板有大于3mm工艺边 器件布局间距,IC大于2mm、BGA大于5mm;特殊情况可适当调整。但 保证IC大于1mm,BGA大于3mm 压接件距其他器件大于5mm,焊接面压接件贯通区域无任何器件 有极性插装器件第一脚为方焊盘 坐标原点为板框左、下延伸线交点 板外框平滑弧度5mm,或者按结构尺寸图设计 高度≥10mm器件周围3mm内不能放置贴片器件(矮、小器件) 双列封装数字集成电路有1个或以上滤波电容 QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容 含贴片器件的PCB,贴片器件所在面的板任选2角各放置一个定位光标 MOUNTING孔(安装孔)是否镀铜(要镀铜) GUIDE PIN孔(定位孔)是否没镀铜(除另有说明,不要镀铜) 元器件的1脚是否为方PAD POWER PLANE 分割时是否出现瓶颈 BGA SOCKET 相同的POWER PIN 是否连接起来 BGA SOCKET相同的GND PIN 是否连接起来 BGA SOCKET的四圈及四角,是否加上DECOUBLING CAP 的PATTERN 是否在板上形成了一圈POWER RING(永不要在板上形成了一圈POWER RING,否则会产生电磁噪音,可把POWER RING 割成两个半圈 ) 在SMA区内,是否有POWER PLANE(不应有) GROUND PLANE上是否走线(不可以走线) 在GROUND PLANE 上是否出现island(不可以) 在POWER PLANE 上是否出现island(不可以) 在SOCKET中央是否提供FLOATING METAL RING(电源圈和GND圈)或 STIP条(电源条和GND条) ANALOG PAD是否有GROUND RING 去耦电容是否距离对应POWER PIN 够近(越近越好) 板上Analog区与Digital区是否隔开 每一层的ANALOG区与DIGITAL区的大小、形状是否完全一样 ANALOG TRACE 下层的GROUND PLANE为ANALOG GROUND DIGITAL TRACE 下层的GROUND PLANE为DIGITAL GROUND ANALOG POWER PIN的去耦电容必须接ANALOG GROUND DIGITAL POWER PIN 的去耦电容必须接DIGITAL GROUND 继电器为尾对尾相对或互相垂直(绝对不可平行放) 线圈式电容最外的圈接地 LEAD式电容,不要把2个电容的POWER脚放在一起 所有反馈(OUTPUT TO INPUT)元件,必须放近OP AMP(放大器), 连线越短越好 检查结果 是 否 NA 备注 (不符合项需要说 明)
106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156
52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105
3.53 3.54 3.55 3.56 3.57 3.58 3.59 3.60 3.61 3.62 3.63 4 4.1 4.2 4.2.1 4.2.2 4.2.3
4.2.4
4.3 4.4 4.4.1 4.4.2 4.4.3 4.4.4 4.4.5 4.4.6 4.4.7
4.4.8 4.4.9 4.4.10 4.4.11
去耦电容必须非常接近OP AMP 的POWER PIN(例如线路有电阻,电容 必须优先于电阻放近POWER PIN) 布线 相邻层布线方向定义互为垂直;如不可避免平行,则两层的走线不可 完全重叠 非差分信号平行布线长度≤2000mil 线间距≥6mil,线宽≥5mil 电压大于5V的分割区分割线宽为50mil,5V及以下的分割线宽≥25mil 普通板板边沿禁止布线区3mm 没有锐角和90布线 高速信号线、时钟信号线遵循回路面积最小原则 总体布线均匀,布线尽可能短,且少过孔 布线线宽保持一致,没有跳变 差分信号平行布线、等长 接插件管脚间的布线≤500mil 高频、高速、时钟等重要信号与地平面相邻 没有开路线 布线在空间没有形成闭环 布线长度最短 电源和高热器件,安装面没有其他布线穿越 卧装TO220封装三极管下,铺铜箔、开阻焊窗 屏蔽盒、屏蔽线连接到对应的地网络 所有网络已完成布线 定位光标设置正确 色码电阻、电感下没有过孔 焊接面贴片电阻、电容、电感焊盘间区域没有过孔 没有孤立铜箔区 保证分割区的连续性 开窗有明确标注 没有封闭尺寸 标注单位一致,与缺省单位不一致时自带单位 安装孔位置有标注 尺寸标注误差≤3mil 板框倒角有标注 过孔设置正确 母板过孔为VIA40、VIA24、VIA16、VIA12,单板过孔为VIA24、VIA20 、VIA16、VIA12、VIA8、 VIA16 没有过孔上焊盘 过孔间距≥8mil 过孔与焊盘间距≥10mil 铺铜箔区域,铜箔与过孔间距≥15mil 多排连接器内部没有过孔 板上有独立的地测试孔 丝印未上焊盘 母板正反两面都有丝印标示(板名、单板插座名称) 丝印方向为从左到右、或者从下到上 板名、板本号已有 丝印归属明确,无歧义 主要供电电源,根据电流大小加粗走线,保证供电 外部电源供电的电源插座位置靠近外部电源放置 单板上已经放置了条形码丝印和防静电标识 线连到大PAD时,大PAD做成TEAR DROP形 元器件下不要走线(包括SOLDSIDE和COMP SIDE)(1.空间很小时, 继电器下可走线 ;2. CLK线、ANALOG线不要从元器件下走线 ;3. 尽可能避免从电容下走线) 线与元件PIN距离是否≥100 mil 线距小于10mil时,平行长度是否超过1寸(不可以超过1寸) 两个PAD或孔中间的线是否放中央 当一线连接A、B、C、D点时,连接方法为DAISY CHAIN(串联)例如A —B—C—D……