CMOS双输入与非门直流特性分析

合集下载

cmos门电路的特点_CMOS门电路的工作原理及特性 - 电子技术

cmos门电路的特点_CMOS门电路的工作原理及特性 - 电子技术

cmos门电路的特点_CMOS门电路的工作原理及特性 - 电子技术MOS逻辑门电路是继TTL之后发展起来的另一种应用广泛的数字集成电路。

由于它功耗低、抗干扰能力强、工艺简单,几乎所有的大规模、超大规模数字集成器件都采用MOS工艺。

就其发展趋势看,MOS 电路特别是CMOS电路有可能超越TTL成为占统治地位逻辑器件。

CMOS逻辑门电路是由N沟道增强型MOS管和P沟道增强型MOS管互补而成,通常称为互补型MOS逻辑电路,简称CMOS逻辑电路。

下面以CMOS非门为例介绍CMOS门电路的工作原理及特性。

1、CMOS非门图1 CMOS非门基本电路(1)电路结构及工作原理CMOS非门的基本电路结构如图1所示,其中TP是P沟道增强型MOS 管,TN是N沟道增强型MOS管。

假如TP和TN的开启电压分别为UTP和UTN,则要求VDDUTP+UTN。

当输入为低电平,即ui=0时,TN截止,TP导通,故uo≈VDD,输出高电平。

当输入为高电平,即ui=VDD时,TP截止,TN导通,故uo≈0,输出低电平。

所以该电路实现了非逻辑。

通过以上分析可以看出,在CMOS非门电路中,无论电路处于何种状态,TP、TN中总有一个截止,所以它的静态功耗极低,有微功耗电路之称。

(2)电压传输特性在图1所示的CMOS非门电路中,设VDDUTP+UTN。

,且UTP=UTN,TP 和TN具有同样的导通内阻RON和截止内阻ROFF,则输出电压随输入电压变化的曲线,即电压传输特性如图2所示。

图2 CMOS非门的电压传输特性从图2所示的曲线上可以看出,CMOS非门的电压传输特性不仅有阀值电压UT=1/2VDD的特点,而且曲线转折区的曲率很大,因此更接近于理想的开关特性,从而使CMOS非门电路获得了更大的输入端噪声容限。

2、CMOS与非门电路CMOS与非门电路如图3所示。

驱动管TN1和TN2为N沟道增强型MOS管,两者串联,负载管TP1和TP2为P沟道增强型MOS管,两者并联,负载管整体与驱动管相串联。

CMOS逻辑门电子学分析CMOS逻辑门电子学分析

CMOS逻辑门电子学分析CMOS逻辑门电子学分析

VDD − |VTp| + VM =
βn VTn βp
1+
' ⎛W kn ⎜ βn ⎝L = Q βp ' ⎛W kp ⎜ ⎝L
βn βp
பைடு நூலகம்
=
3 − 0.7 + 1 × 0.7 = 1.5V 1+ 1
⎞ ⎟ ' kn ⎛W ⎞ ⎛ W ⎞ 140 ⎛ W ⎞ ⎛W ⎞ ⎠n = 1 ∴⎜ ⎟ = ' ⎜ ⎟ = ⎜ ⎟ = 2.33⎜ ⎟ ⎞ ⎝ L ⎠n ⎝ L ⎠ p k p ⎝ L ⎠ n 60 ⎝ L ⎠ n ⎟ ⎠p
第7章 CMOS逻辑门电子学分析 10
2018-9-5
§7.1 CMOS反相器的直流特性
例7.1 一个CMOS工艺具有下列参数:电源电压 VDD = 3.0V ' kn = 140 μA/V 2 , VTn = 0.70V, k 'p = 60 μA/V 2 , VTp = −0.70V ⎛W ⎞ ⎛W ⎞ ②宽长比相等设计 ⎜ ⎟ = ⎜ ⎟ ⎝ L ⎠n ⎝ L ⎠ p W ⎞ '⎛ kn ⎜ ⎟ ' βn ⎝ L ⎠ n kn Q = ' = 2.33 = βp kp ' ⎛W ⎞ kp⎜ ⎟ ⎝ L ⎠p βn VDD − |VTp| + VTn βp 3 − 0.7 + 2.33 × 0.7 ∴VM = = 1.33V = βn 1 + 2.33 1+ βp
第 7 章 CMOS逻辑门电子学分析
本章目录 7.1 7.2 7.3 7.4 7.5 7.6 7.7 7.8 7.9
2018-9-5
CMOS反相器的直流特性 反相器的开关特性 功耗 DC特性:与非门和或非门 与非门和或非门的暂态响应 复合逻辑门的分析 逻辑门过渡特性设计 传输门和传输管 关于SPICE模拟

CMOS二输入与非门设计

CMOS二输入与非门设计

MOS 管集成电路设计》期中论文CMOS 二输入与非门设计日期:2015 年 5 月21 日目录一电路设计1.1与非门基础 (3)1.2 CMOS二输入与非门 (4)二版图设计2.1 LASI7软件介绍 (5)2.2版图设计过程 (5)三规则检查 (8)四LTspice 仿真 (10)4.1电路仿真分析软件简介 (10)4.2 LTspice仿真过程 (11)五总结 (15)六参考文献 (15)摘要MOS(Metal-Oxide-Semiconductor )晶体管是一种金属- 氧化物半导体硅场效应管,分为PMO管和NMO管两种,由NMO和PMOS共同构成的电路即为CMO电路。

和传统的TTL电路相比,MOS H成电路具有功耗较低,速度较快,输入阻抗高,热稳定性好等优点,因而在目前有着广泛的应有,可以预见的是,MOS集成电路代替TTL电路已是大势所趋。

与非门是一种数字电路的基本逻辑电路,可以看做是与门与非门的结合,若当输入均为高电平(1),则输出为低电平(0);若输入中至少有一个为低电平(0),则输出为高电平(1),在数字电路中有着非常重要的作用。

本设计旨在采用CMO设计一个二输入的与非门,根据需要,它由两个PMO(M3和M4和两个NMO(M1和M2构成。

其中,两个PMO作为上拉管,两个NMO作为下拉管,两个输入信号A和B分别加在两对互补的NMO管和PMO管的栅极上,输出从他们的漏极引出。

设计完之后,用LASI7 软件画出版图并进行规则检查。

关键词:CMO、S 与非门、逻辑电路、LASI7一电路设计1.1与非门基础与非门是数字电路中一种重要的逻辑电路,本设计设计的是二输入与非门,它有两个输入端和一个输出端,当输入均为高电平,输出为低电平;若输入中至少有一个为低电平,贝揃出为高电平,其逻辑符号如图1所示图1二输入与非门逻辑符号由于有两个输入,所以真值表中它的组合共有4种形式,如表1所示表1二输入与非门真值表1.2 CMOS二输入与非门二输入与非门的下拉管由串联的NMOST M1和M2组成,上拉管则由并联的PMO管的M3和M4构成。

二输入与非门、或非门版图设计

二输入与非门、或非门版图设计

课程名称Course 集成电路设计技术项目名称Item二输入与非门、或非门版图设计与非门电路的版图:.spc文件(瞬时分析):* Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ;* TDB File: E:\cmos\yufeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03.include H:\ml2_125.mdVPower VDD GND 5va A GND PULSE (0 5 0 5n 5n 100n 200n)vb B GND PULSE (0 5 0 5n 5n 50n 100n).tran 1n 400n.print tran v(A) v(B) v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A (29.5,6.5)* 3 = B (55.5,6.5)* 4 = F (42.5,6.5)* 6 = GND (25,-22)M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u* M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5)M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u* M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5)M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5)M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5)* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END与非门电路仿真波形图(瞬时分析):.spc文件(直流分析):* Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ;* TDB File: E:\cmos\yufeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03.include H:\ml2_125.mdVPower VDD GND 5va A GND 5vb B GND 5.dc va 0 5 0.02 vb 0 5 0.02.print dc v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A (29.5,6.5)* 3 = B (55.5,6.5)* 4 = F (42.5,6.5)* 6 = GND (25,-22)M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u* M1 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5)M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u* M2 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5)M3 F B 5 GND NMOS L=2u W=9.5u AD=52.25p PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5)M4 5 A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=52.25p PS=30u * M4 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5)* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END与非门电路仿真波形图(直流分析):或非门电路的版图:.spc文件(瞬时分析):* Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ;* TDB File: E:\cmos\huofeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:04.include H:\CMOS\ml2_125.mdVPower VDD GND 5va A GND PULSE (0 5 0 5n 5n 100n 200n)vb B GND PULSE (0 5 0 5n 5n 50n 100n).tran 1n 400n.print tran v(A) v(B) v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <Pad Comment>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A (29.5,6.5)* 3 = B (55.5,6)* 4 = F (42.5,6.5)* 5 = GND (25,-22)M1 6 A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=49.5p PS=29u* M1 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5)M2 F B 6 VDD PMOS L=2u W=9u AD=49.5p PD=29u AS=54p PS=30u* M2 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5)M3 F A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=104.5p PS=60u * M3 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5)M4 GND B F GND NMOS L=2u W=9.5u AD=104.5p PD=60u AS=57p PS=31u * M4 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5)* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END或非门电路仿真波形图(瞬时分析):.spc文件(直流分析):* Circuit Extracted by Tanner Research's L-Edit V7.12 / Extract V4.00 ;* TDB File: E:\cmos\huofeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:04.include H:\CMOS\ml2_125.mdVPower VDD GND 5va A GND 5vb B GND 5.dc va 0 5 0.02 vb 0 5 0.02.print dc v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <Pad Comment>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A (29.5,6.5)* 3 = B (55.5,6)* 4 = F (42.5,6.5)* 5 = GND (25,-22)M1 6 A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=49.5p PS=29u* M1 DRAIN GATE SOURCE BULK (39.5 14.5 41.5 23.5)M2 F B 6 VDD PMOS L=2u W=9u AD=49.5p PD=29u AS=54p PS=30u* M2 DRAIN GATE SOURCE BULK (47.5 14.5 49.5 23.5)M3 F A GND GND NMOS L=2u W=9.5u AD=57p PD=31u AS=104.5p PS=60u * M3 DRAIN GATE SOURCE BULK (39.5 -18 41.5 -8.5)M4 GND B F GND NMOS L=2u W=9.5u AD=104.5p PD=60u AS=57p PS=31u * M4 DRAIN GATE SOURCE BULK (47.5 -18 49.5 -8.5)* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END或非门电路仿真波形图(直流分析):内容(方法、步骤、要求或考核标准及所需工具、设备等)一、实训设备与工具1.PVI计算机一台;2.Tanner Pro集成电路设计软件二、实训方法、步骤与要求1.二输入与非门电路的线路结构2.二输入或非门电路的线路结构3.CMOS倒相器电路的版图4.根据与非门、或非门线路结构,在一个工程中,重新新建两个新CELL,分别对应与非门和或非门版图,并设计与非门、或非版图结构。

高二物理竞赛课件CMOS反相器的静态输入和输出特性

高二物理竞赛课件CMOS反相器的静态输入和输出特性

1. 与非门
2.或非门
带缓冲极的CMOS门
1、与非门
存在的缺点: (1) : 输 1则RO RON 2 RON 4 2RON
A
0, B
0则RO
RON1
//
RON 3
1 2
RON
A 0, B 1则RO RON1 RON
A 1, B 0则RO RON3 RON
1( T
t2
t1 iT dt
t4
t3 iT dt )
静态功耗极小,与动态功耗相比,可以忽略
三、动态功耗
3.总的动态功耗 PD PT PC
2.负载电容充放电功耗PC 当VI ,VDD经T 1向CL充电,有iP 当VI , CL经T 2放电,有iN 可得平均功耗
PC CL fVD2D
3.3.5 其他类型的CMOS门电路 一、其他逻辑功能的门电路
一、传输延迟时间 1.原因:CI和CL充放电,因为RON 较大所以CL充放电影响也较大 ; 2.tPHL , tPLH 受CL、VDD影响 ; 3.tPHL tPLH,74HC系列为10ns,74AHC系列为5ns。
二、交流噪声容限 三、动态功耗
1.导通功耗
PT
VDD ITAV , 其中ITAV
CMOS 反相器的静态输入 和输出特性
CMOS 反相器的静态输入和输出特性 一、输入特性
二、输出特性
1.低电平输出特性VOL f (IOL ) 同样的IOL下,VGS VOL
二、输出特性
1.高电平输出特性VOH f (IOH ) 同样的IOH下,VGS VOH 越少
3.3.4 CMOS反相器的动态特性
(2)输出的高低电平受输入端数目的影响
输入端越多,VOL越高,VOH 也更高 (3)使T2、T4的VGS达到开启电压时, 对应的VI 值不同

基本单元电路课件

基本单元电路课件
解:考虑到0.13μm工艺的版图设计规则和工艺参数, 对于一般宽长比(W/L)小于10的MOS管,其漏区pn 结电容大约在1fF左右,为了简化计算,在外部负载电 容较大的情况下,可以忽略输出节点的pn结电容。根 据式(4.1-20)的上升时间公式和给定的参数,可以 求出使上升时间为40ps所要求的KP,eff, 即
IDP = IDP,1 +IDP,2 KP,eff =KP,1 +KP,2
18
基本单元电路2010
4.1.2 静态CMOS逻辑门的分析方法
(1) 两输入与非门的直流特性
等效反相器法
KN,eff
KN , 2
KP,eff 2KP
Vit
KN,eff KP,eff
VTN
(VDD
VTP)
1 KN,eff
(1) 两输入与非门的直流特性
✓ 并联的两个PMOS管情况类似。
IDP,1 =KP,1[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP,2 =KP,2[(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ] IDP =KP,eff [(Vin -VTP -VDD )2 -(Vin -VTP -Vout )2 ]
✓ 最终实现带“非”的逻辑——“与或 非”(AND-OR-Inverter, AOI)、“或与 非”(OAI)
8
基本单元电路2010
ABCD
静态CMOS逻辑门的构成特点
V DD
A
CY
B
C3
C
C2
D
C1
F PMOS
1)每个输入信号同时接一个
NMOS管和一个PMOS管
Y = F ( A ,B ,C ) 的栅极, n输入逻辑门有

典型的cmos与非门电路

典型的cmos与非门电路

典型的cmos与非门电路CMOS与非门电路是数字电路中常用的逻辑门电路,具有重要的应用价值。

在这篇文章中,我们将详细介绍CMOS与非门电路的原理、结构以及其指导意义。

首先,让我们来了解一下CMOS与非门电路的原理。

CMOS是Complementary Metal-Oxide-Semiconductor的缩写,意为互补金属-氧化物-半导体。

CMOS电路利用了P型MOS和N型MOS晶体管的互补特性,通过对二者控制信号的合理设计来实现逻辑门的功能。

而非门电路是最基本的逻辑门电路之一,其输出与输入信号相反,也即是“非”。

CMOS与非门电路的结构非常简单,并且具有较低的功率消耗。

它由两个互补的MOS晶体管串联组成,其中一个是N型MOS晶体管,另一个是P型MOS晶体管。

当输入信号为高电平时,N型MOS晶体管导通,P型MOS晶体管截断,输出信号为低电平;当输入信号为低电平时,N型MOS晶体管截断,P型MOS晶体管导通,输出信号为高电平。

因此,CMOS与非门电路的输出与输入信号相反,实现了“非”逻辑的功能。

CMOS与非门电路具有广泛的应用。

首先,在数字系统中,CMOS与非门电路可用于逻辑电路的设计和实现,例如计算机处理器、存储器、以及各种控制器等。

其次,在模拟系统中,CMOS与非门电路可以作为模拟开关来控制信号的通断,用于电路的开关控制、模拟信号处理等。

另外,由于CMOS与非门电路具有较低的功耗和可靠性,还可以广泛应用于集成电路设计中,实现各种数字逻辑和模拟电路的功能。

更重要的是,对于电子工程师和电路设计师来说,掌握CMOS与非门电路的原理和应用是至关重要的。

它们的掌握不仅能够帮助电路设计师更好地理解数字电路的工作原理,还能够为他们在实际工程中选择合适的电路结构、提高电路性能提供指导。

此外,由于CMOS与非门电路具有低功耗、较高的抗干扰能力和可靠性等优点,其应用将越来越广泛,并成为未来数字电路设计的重要趋势。

总之,CMOS与非门电路是数字电路中的重要组成部分,其原理简单、功耗低,应用广泛。

cmos与非门电路原理

cmos与非门电路原理

cmos与非门电路原理CMOS(亦称作互补金属-氧化物半导体)是一种现代集成电路芯片技术。

对于大多数数字电路,CMOS使用一对互补的MOS(金属-氧化物-半导体)场效应晶体管来实现,其中一个是P型(对应负载电流)晶体管,另一个是N型(对应源极电流)晶体管。

CMOS技术的一大亮点在于其低功耗和高噪声容限特性。

在CMOS电路中,只有在输入信号状态变化时才会消耗能量,而且CMOS推挽输出可以提供与实际负载需求匹配的驱动能力。

此外,CMOS电路可以被设计成对噪声相当抗干扰,从而提供更好的信号完整性。

非门电路是CMOS电路家族中的一种,它由两个相互补充的晶体管构成。

当其中一个晶体管导通时,另一个晶体管会处于断开状态,反之亦然。

非门电路具有多种用途和应用,例如在计算机逻辑电路、数字电子管理系统和数字电子设备中。

非门电路的原理如下:1. 基本非门电路:基本非门电路包括非门和与非门。

非门拥有一个输入(A)和一个输出(Y),当输入为低电平(0)时,输出为高电平(1),反之亦然。

与非门拥有一个输入(A)和一个输出(Y),当输入为低电平(0)时,输出为高电平(1),反之亦然。

与非门的输出与非门相反。

2. CMOS非门电路:CMOS非门电路由两个互补的MOS晶体管(N通道和P通道)构成。

两个晶体管的栅极分别与一个输入信号相连,其他端分别连接到同一电源极(电源电压为Vdd)。

当输入信号为高电平时,P通道MOS晶体管导通,N通道MOS晶体管断开,输出为低电平;当输入信号为低电平时,P通道MOS晶体管断开,N通道MOS晶体管导通,输出为高电平。

CMOS非门电路的工作原理主要涉及了两个关键因素:负载和驱动能力。

负载是指电路所连接的输出设备(比如接在输出端的晶体管、电阻、电容等)。

负载的特性对非门电路的功耗和电压响应速度有很大影响。

合适的负载设计能够有效减少功耗和提高电路的性能。

驱动能力是指非门电路输出信号的能力。

CMOS非门电路的驱动能力即通过P 通道和N通道MOS晶体管来保证非门输出电压能力与实际负载相匹配。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验四:与非门的直流分析一、实验目的1.掌握T-SPICE 的操作(包括加入工作电源、编辑对象、分析设定、输出设定、进行模拟、观看结果等);2.掌握直流分析的方法及流程,并会分析结果。

二、预习要求1.了解对一个模块直流分析的基本要求(对电源、输入/输出如何定义);2.了解整个直流分析流程。

三、实验内容1.对与非门进行直流分析;2.改变参数观看仿真结果。

四、实验报告要求实验报告包括以下内容:1.电路原理图及模拟结果;2.调试过程;3.遇到的问题及处理方法;4.实验的体会。

五、操作步骤:实验步骤:1.新建文件夹:在电脑E 盘新建文件夹,文件夹名为ex4。

2.打开S-Edit 软件:执行D:\Tanner\tanner\S-Edit 目录下的sedit.exe 文件,即可打开S-Edit 程序。

3.另存新文件:选择File——Save As 命令,打开“另存为”对话框,在“保存在”下拉列表中选择保存的路径,在“文件名”文本框中输入新文件的名称,如ex4,如图下图所示。

4.复制NAND 模块:要复制ex2 的NAND 模块到ex4 文件中,必须先打开实验二编辑的文件“ex2.sdb”,选择File——Open 打开ex2.sdb 文件。

进行复制之前必须回到ex4 文件环境,方法为选择Module——Open 命令,打开Open Module 对话框,在Files 下拉列表中选择ex4 选项,单击OK 按钮,回到ex4 环境,才能进行复制模块的操作。

选择Module——Copy 命令,打开Copy Module 对话框,如下图所示,在Files 下拉列表中选择ex2 选项,在Select Module To Copy 列表框中选择NAND 选项,单击OK 按钮,即完成将NAND 模块从ex2 文件中复制到ex4 文件的操作。

5.打开NAND 模块:由于上一步骤复制模块的操作只是在ex4 文件中增加了NAND 模块(还有NAND 引用到的模块Vdd, Gnd,MOSFET_N 与MOSFET_P ),而ex4 依旧在Module0 模块的编辑环境下,所以要编辑NAND 模块必须先选择Module——open 命令,打开Open Module 对话框,如下图所示,在Files 下拉列表中选择ex4 选项,在Select Module To Open 列表框中选择NAND 选项,单击OK 按钮。

6.加入工作电源:确定NAND 模块在电路设计模式(Schematic Mode)下,再选择Module Symbol Browser 命令,打开Symbol Browser 对话框,在Library 列表框中选择spice 组件库,其内含模块出现在Modules 列表框中,其中有很多种电压源符号,选取出直流电压源Source_v_dc 作为此电路的工作电压源。

直流电压源Source_v_dc 符号有正(十)端与负(一) 端。

在NAND 模块编辑窗口中将直流电压源Source_v_dc 符号的正(+)端接Vdd,将直流电压源Source_v_dc 符号的负(一)端接Gnd,连接的结果如下图所示。

7.加入输入信号:在此范例输入信号源也选用直流电压源Source_v_dc, 可以利用Module ——Instance 命令,引用Source_v_dc 模块,或选取编辑窗口内的Source_v_dc 符号使成红色,利用Edit——Duplicate 命令复制两个Source_v_dc 符号作为与非门输入信号,将其中一个直流电压源Source_v_dc 符号的正(+)端接输入端口A,将其负(一)端接Gnd。

再将另外一个直流电压源Source_v_dc 符号的正(+)端接输入端口B,将其负(一)端接Gnd,则编辑完成画面出现,如下图所示。

8.更改模块名称:因在本章中是利用与非门电路学习使用T-SPICE 的直流分析功能,后面还需要将该电路应用在其他种的分析之中,为避免以后文件混杂,故将原来的模块名称NAND 变成NAND_dc。

选择Module——Rename 命令,打开Module Rename 对话框,在New module’s name 文本框中输入“NAND_dc”,如下图所示,之后单击OK 按钮。

9.编辑Source_v_dc 对象:NAND_dc 模块有3 个直流电压源Source_v_dc 符号,要便于区分这3 个直流电压源Source_v_dc 符号,利用编辑对象功能更改其引用名称与SPICE 输出形式即可。

选取在Vdd 与Gnd 之间的Source_v_dc 符号使之成为红色,再选择Edit——Edit Object 命令, 打开Edit Instance of Module Source_v_dc 对话框,更改Source_v_dc符号引用名称Instance Name 为“vvdd",如下图所示,再将Properties 选项组中的SPICE OUTPUT 文本框的内容中的“v#”改为“${instance}”,即SPICE OUTPUT 文本框的内容变为“${instance} %{pos} %{neg} ${V}”。

要注意,其V 为默认值5.0。

做此修改后,SPICE输出形式会是vvdd Vdd Gnd 5.0.再选取在A 与Gnd 之间的Source_v_dc 符号使之变成红色,选择Edit——Edit Object命令,打开Edit Instance of Module Source_v_dc 对话框,更改Source_v_dc 符号引用名称Instance Name 为“va”,再将Properties 选项组中的SPICE OUTPUT 文本框的内容中的“v#”改为“${instance}”,即SPICE OUTPUT 文本框的内容变为“${instance} %{pos} %{neg} ${V}”。

做此修改后,SPICE 输出形式会是va A Gnd 5.0。

再选取在B 与Gnd 之间的Source_v_dc 符号使之变成红色,选择Edit——EditObject 命令,打开Edit Instance of Module Source_v_dc 对话框,更改Source_v_dc 符号引用名称Instance Name 为“vb”,再将Properties 选项组中的SPICE OUTPUT 文本框的内容中的“v#”改为“${instance}”,即SPICE OUTPUT 文本框的内容变为“${instance}%{pos} %{neg} ${V}”。

做此修改后,SPICE 输出形式会是vb B Gnd 5.0。

10.输出成SPICE 文件:要将设计好的S-Edit 电路图借助SPICE 软件分析与模拟此电路的性质,需要先将电路图转换成SPICE 格式,将电路图转换成SPICE 格式共有两种,第一种方法是单击S-Edit 右上方按钮,则系统会自动输出成SPICE 文件并打开T-SPICE 软件;第二种方法则是选择File——Export 命令输出文件,再打开T-SPICE 程序( 选择在D:\Tanner\tanner\TSpice70 目录下的wintsp32.exe 文件,之后打开从ex4 的NAND_dc 模块输出的NAND_dc.sp 文件,结果如下图所示。

11.加载包含文件:由于不同的流程有不同的特性,在模拟之前,必须要引入CMOS 组件的模型文件,此模型文件内包括电容电阻系数等数据,以供T-SPICE 模拟之用,本章引用1.25um 的CMOS 流程组件模型文件m12_125.md。

将鼠标移至主要电路之前,选择Edit——Insert Command 命令,在出现的对话框的列表框中选择Files 选项,在右边窗口将出现4个按钮,可直接单击其中的Include 按钮,或者展开左侧列表框中的Files 选项,并选择其中的Include file 选项之后,打开如下图所示的画面,单击Browser 按钮,在出现对话框中找到D:\Tanner\tanner\TSpice70\models\目录,选取其中的模型文件m12_125.md,这样,在Includefile 选项组中将会出现“D:\Tanner\tanner\TSpice70\models\ml2_125.md”。

再单击Insert Command 按钮,则会出现默认以红色字开头的"D:\Tanner\tanner\TSpice70\models\ml2_125.md",如下图所示。

12.分析设定:本范例为与非门的直流分析,在此模拟输入电压va 从0V 变动到5V 时(以0.1V 线性增加),vb 从0V 变动5V 时(以1V 线性增加),输出电压对输入电压的变动结果。

选择Edit——Insert Command 命令。

在出现的对话框中的列表框中选择Analysis 选项,右边窗口出现8 个选项,再在Analysis 选项下选择DC transfer sweep 选项,在右边窗口单击Sweep l 按钮,打开Sweep 对话框,如下图所示。

在Sweep type 下拉列表中选择Linear 选项,在Parameter type 下拉列表中选择Source 选项,在Source name 文本框中输入“va”,在Start 文本框中输入“0”,在Stop 文本框中输入“5.0”,在Increment 文本框中输入"0.1 ",单击Accept 按钮。

单击Sweep2 按钮,打开Sweep 对话框,如下图所示。

在Sweep type 下拉列表中选择Linear 选项,在Parameter type 下拉列表中选择Source 选项,在Source name 文本框中输入"vb",在Start 文本框中输入“0”,在Stop 文本框中输入“5.0”,在Increment 文本框中输入“1”,单击Accept 按钮,之后单击Insert Command 按钮,将会出现“.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1”的文字,如下图所示。

要注意,在上述步骤中,设定按钮Sweepl 及Sweep2 的内容时,按钮Sweep2 中的Increment 文本框中的值不应太小。

13.输出设定:在此要观察的是在不同输入节点A 电压va 与输入节点B 电压vb 下,输出节点OUT 的电压模拟结果。

选择Edit——Insert Command 命令,在出现的对话框的列表框中选择Output 选项,右边窗口将出现7 个选项,再在Output 选项中选择DC results 选项,将出现如下图所示的对话框,在右边出现的Plot type 下拉列表中选择V oltage 选项,在Nodename 文本框中输入“Y”,单击Add 按钮,之后单击Insert Command 按钮,将会出现“.printdc v(Y)”的文字,如下图所示。

相关文档
最新文档