东南大学信息工程数字电路与系统(实验3)
东南大学信息工程数字电路与系统第2次实验报告
数字逻辑电路实验
第2次实验报告
实验题目四舍五入
实验日期2017.11.8
实验1-4
一、实验题目
实现以下数值判别电路的设计：设计一个组合逻辑电路，它接收一位8421BCD码“B3B2B1B0”的输入，进行四舍五入的判断，输出判断结果。
大于等于五的时候输出1，其他情况下输出为0。
二、实验原理
实验目的：接收8431BCD码的输入，进行判断，如果大于等于5则输出1，其他情况输出0。
设计思路：先根据真值表及卡诺图得到最小项表达式，化简为由与非门组成的表达式。
使用7404非门以及7420与非门实现电路。
三、设计过程
真值表
卡诺图
F==
采用74HC04非门以及74HC00与非门实现电路用Multisim仿真如下
实现电路
四、测试方法及测试结果
电路如图所示，从右往左的开关分别代表B3，B2，B1，B0。
控制开关，使它们分别与高电平1（面包板上面一条），低电平0（面包板下面一条相连）。
下面测试过程分别为0000（灭）,0001（灭）,0010（灭）,0011（灭）,0100（灭）,0101（亮）,0110（亮）,0111（亮）,1000（亮）,1001（亮）.
五、实验结论
1、实验实现了8421BCD码的四舍五入，大于等于5输出1，二极管亮，其它值二极管灭。
2、经验总结：使用CMOS器件时，断开与高电平的开关不代表接入了低电平，此时输入不确定，要将此时的输入端接地才能实现输入低电平。
六、参考资料
《数字电路与系统》作者：李文渊。
东南大学数字电路实验报告
东南大学电工电子实验中心实验报告数字逻辑设计实践实验一数字逻辑电路实验基础学院电气工程学院指导老师团雷鸣地点 104姓名学号实验日期得分__________1．实验目的（1〕认识数字集成电路，能鉴别各种种类的数字器件和封装；（2〕学习查找器件资料，经过器件手册认识器件；（3〕认识脉冲信号的模拟特点，认识示波器的各种参数及其对测量的影响，认识示波器探头的原理和参数，掌握脉冲信号的各项参数；（4〕认识逻辑解析的根根源理，掌握虚假逻辑解析的使用方法；（5〕掌握实验箱的结构、功能，面包板的根本结构、掌握面包板连接电路的根本方法和要求；（6〕掌握根本的数字电路的故障检查和消除方法。
2．必做实验〔1〕复习仪器的使用， TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。
接线图理论仿真 TTL 图像TTL 实验数据表格测量次数第一次第二次上升时间下降时间正脉宽μsμs负脉宽μsμs高电平低电平〔2〕节实验：电路安装调试与故障消除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。
接线图真值表F=1，G=1序号S1B1S2B2L 000001 100011 200100 300111 401001 501011 601100 701111 810000 910010 1010100 1110110 1211001 1311011 1411100 1511111思虑题①能否用表格表示U2 8 脚输出端可能出现1 的全部情况当 F=0，G=0或 F=0， G1或 F=1，G=0时，输出端为 1当 F=1，G=1时见下表序号S1B1S2B2100002000130011401005010160111711008110191111② 存在一个使报警器信号灯连续接通的故障，它与输入的状态没关。
那么，什么是最有可能的故障？答：两个集成电路 74HC00与 74HC20未加工作电压 VCC并接地，造成集成电路无法工作， L 素来为低电平， Led 发光。
东南大学数字电路实验第4章-时序逻辑电路
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：时序逻辑电路一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学信息学院通信电子线路实验实验报告
3.1 常用仪器的使用04012540 印友进一、实验内容1、说明频谱仪的主要工作原理，示波器测量精度与示波器带宽、与被测信号频率之间关系。
答：（1）频谱仪结构框图为：频谱仪的主要工作原理：①对信号进行时域的采集，对其进行傅里叶变换，将其转换成频域信号。
这种方法对于AD 要求很高，但还是难以分析高频信号。
②通过直接接收，称为超外差接收直接扫描调谐分析仪。
即：信号通过混频器与本振混频后得到中频，采用固定中频的办法，并使本振在信号可能的频谱范围内变化。
得到中频后进行滤波和检波，就可以获取信号中某一频率分量的大小（帕斯瓦尔定理）。
（2）示波器的测量精度与示波器带宽、被测信号频率之间的关系：示波器的带宽越宽，在通带内的衰减就越缓慢；示波器带宽越宽，被测信号频率离示波器通带截止频率点就越远，则测得的数据精度约高。
2、画出示波器测量电源上电时间示意图，说明示波器可以捕获电源上电上升时间的工作原理。
答：上电时间示意图：工作原理：捕获这个过程需要示波器采样周期小于过渡时间。
示波器探头与电源相连，使示波器工作于“正常”触发方式，接通电源后，便有电信号进入示波器，由于示波器为“正常”触发方式，所以在屏幕上会显示出电势波形；并且当上电完成后，由于没有触发信号，示波器将不再显示此信号。
这样，就可以利用游标读出电源上电的上升时间。
3、简要说明在FM 调制过程中，调制信号的幅度与频率信息是如何加到FM 波中的？答：载波的瞬时角频率为()()c f t k u t ωωΩ=+，(其中f k 为与电路有关的调频比例常数）已调的瞬时相角为000t ()()t t c f t dt t k u t dt θωωθΩ=++⎰⎰（）=所以FM 已调波的表达式为：000()cos[()]t om c f u t U t k u t dt ωθΩ=++⎰当()cos m u t U t ΩΩ=Ω时，00()cos[sin ]om c f u t U t M t ωθ=+Ω+其中f M 为调制指数其值与调制信号的幅度m U Ω成正比，与调制信号的角频率Ω反比，即m f fU M k Ω=Ω。
东南大学数字电路实验报告(五)
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路实验第五次实验实验名称：时序逻辑电路设计院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学信息工程数字电路与系统第6次实验报告
数字规律电路试验第六次试验报告试验题目试验日期广告流水灯2023 年12 月19 日一、试验题目广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8 个LED 组成，工作时始终为1 暗7 亮，且这一个暗灯循环右移。
1)写出设计过程，画出设计的规律电路图，按图搭接电路；2)验证明验电路的功能；3)将1 秒连续脉冲信号加到系统时钟端，观看并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0 的波形。
二、试验原理用时序规律电路产生模8 的计数，再用译码器输出凹凸电平，最终LED 灯与译码器的8 个输出引脚相连，实现流水灯。
三、设计过程给出74161 的状态转移真值表0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 1 1 0 11 1 0 1 1 1 1 01 1 1 0 1 1 1 11 1 1 1 0 0 0 0观看状态转移真值表可知，的一个周期是的两个周期，也就是说在猎取模8 计数时，可以直接承受，故分别与73138 译码器的CBA 相连，Multisim 仿真如下面包板实现电路如下：左边为74161 芯片，右边为74138 芯片电路板接线如下：红线为高电平，黑线为低电平，绿线为时钟Pocketlab 接线如下四、测试方法及测试结果红线高电平接p1,绿线时钟接p0,黑线接地，翻开pocketlab 开关，设置p0 为时钟，p1 输出高电平，run.观看到流水灯现象。
再依据如下的接线方式，将Q2 Q1 Q0 分别接入p4 p5 p6,设置p4 p5 p6 为输入，观看规律的波形图。
东南大学系统实验报告
实验八：抽样定理实验（PAM ）一．实验目的：1. 掌握抽样定理的概念2. 掌握模拟信号抽样与还原的原理和实现方法。
3. 了解模拟信号抽样过程的频谱 二．实验内容：1.采用不同频率的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱。
2. 采用同一频率但不同占空比的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱 三．实验步骤：1. 将信号源模块、模拟信号数字化模块小心地固定在主机箱中，确保电源接触良好。
2. 插上电源线，打开主机箱右侧的交流开关，在分别按下两个模块中的电源开关，对应的发光二极管灯亮，两个模块均开始工作。
3. 信号源模块调节“2K 调幅”旋转电位器，是“2K 正弦基波”输出幅度为3V 左右。
4. 实验连线5. 不同频率方波抽样6. 同频率但不同占空比方波抽样7. 模拟语音信号抽样与还原 四．实验现象及结果分析：1.固定占空比为50%的、不同频率的方波抽样的输出时域波形和频谱： (1) 抽样方波频率为4KHz 的“PAM 输出点”时域波形：抽样方波频率为4KHz 时的频谱：50K…………PAM 输出波形输入波形分析：理想抽样时，此处的抽样方波为抽样脉冲，则理想抽样下的抽样信号的频谱应该是无穷多个原信号频谱的叠加，周期为抽样频率；但是由于实际中难以实现理想抽样，即抽样方波存在占空比（其频谱是一个Sa()函数），对抽样频谱存在影响，所以实际中的抽样信号频谱随着频率的增大幅度上整体呈现减小的趋势，如上面实验频谱所示。
仔细观察上图可发现，某些高频分量大于低频分量，这是由于采样频率为4KHz ，正好等于奈奎斯特采样频率，频谱会在某些地方产生混叠。
(2) 抽样方波频率为8KHz 时的“PAM 输出点”时域波形：2KHz6K 10K 14K输入波形PAM 输出波形抽样方波为8KHz 时的频谱：分析：当采样频率为8KHz 时，频谱如上图所示，已抽样信号的频谱有无穷多个原始信号频谱叠加而成，周期为采样频率8KHz ，由于此时采样频率>>那奎斯特速率，故没有混叠。
东南大学信息学院_系统实验(通信组)_第一次实验
信源编译码实验抽样定理告诉我们：如果对某一带宽有限的模拟信号进行抽样，且抽样速率达到一定的数值时，那么根据这些抽样值就可以准确地还原信号。
也就是说传输模拟信号的采样值就可以实现模拟信号的准确传输。
电路图可以看出，抽样脉冲先对原始信号进行自然或者平顶抽样，将得到的抽样信号进行传输到接收端，接收端进行滤波即可恢复到原始波形，但是要注意，满足抽样脉冲的频率大于等于原始信号的两倍才可以准确恢复。
自然抽样验证信号类型频率幅度占空比原始信号2000Hz 20 /抽样信号8000Hz / 4/82K正弦波3K 2K 倍抽样脉冲2K正弦波4K 2K 2倍抽样脉冲2K正弦波8K 2K 4倍抽样脉冲2K正弦波16K 2K 8倍抽样脉冲当抽样脉冲频率小于4k取样信号的频谱发生混叠，无法准确的恢复出原始信号，但是当频率大于4k时将不会发生混叠，随着频率增大，恢复的越来越好。
1K三角波16K 2K 复杂信号恢复1K三角波16K 6K 复杂信号恢复率才可以较准确的恢复出原始信号，当然还会有混叠，所以无法真正的恢复出原始信号。
从中可以看出，虽然恢复出了原始信号，但是仍有一定的失真。
从频谱图也可以看出，出现一定的混叠。
频谱混叠现象验证设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8使用示波器观测原始信号3P2，恢复后信号6P4。
当3P2为6k时，记录恢复信号波形及频率；当3P2为7k时，记录恢复信号波形及频率；记录3P2为不同情况下，信号的波形，原始信号恢复信号6k 2k原始信号恢复信号7k 2K2k低通滤波器之后，高频分量被去掉，所以基本恢复为2k正弦波。
但是通频带之内仍然有低频的杂波分量，所以信号的毛刺比较明显。
抽样脉冲占空比恢复信号影响设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8维持原始信号不变，不断改变占空比记录波形如下：占空比第一个零点1/8 64k2/8 32k4/8 16k时，第一个过零点的值逐渐减小，另外占空比越大，恢复的信号幅度越大，这是因为占空比越大使得发送的信号功率越大。
东南大学数字电路实验报告(四)
数字逻辑电路实验简易数字钟日期：2013年12月6日地点：104姓名：学号：审阅教师：得分：一、实验目的（1）掌握时序逻辑电路的一般设计过程；（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握QuartusⅡ5.0的使用二、实验原理特点外引线排列图•用于快速计数的内部超前进位•用于n 位级联的进位输出•同步可编程序•有置数控制线•二极管箝位输入•直接清零•同步计数典型参数：f 工作频率=32MHzPd=93mW说明：这种同步可预置十进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。
缓冲时钟输入将在时钟输入上升沿触发四个触发器。
这种计数器是可全编程的，即输出可预置到任何电平。
当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。
清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
超前进位电路无须另加门，即可级联出n 位同步应用的计数器。
它是借助于两个计数使能输入和一个动态进位输出来实现的。
两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT 必须正反馈，以便使能动态进位输出。
因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。
此高电平溢出进位脉冲可用来使能其后的各个串联级。
使能ENP 和ENT 输入的跳变不受时钟输入的影响。
电路有全独立的时钟电路。
改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。
计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
东南大学信息工程数字电路与系统第1次实验报告
数字逻辑电路实验第1次实验报告实验题目发光二极管的点亮与熄灭等实验日期2017.11.1实验1-1一、实验题目发光二极管的点亮与熄灭：分别用高电平和低电平点亮发光二极管，画出电原理图，实验验证（拨动开关点亮或者熄灭）；二、实验原理实验目的：分别用高电平低电平点亮发光二极管。
设计思路：高电平点亮时，二极管正极接高电平，负极接地，串联500Ω保护电阻。
低电平点亮时，二极管正极接地，负极接低电平，串联500Ω保护电阻。
三、设计过程用Multisim仿真结果（高电平点亮）。
用Multisim 仿真结果（低电平点亮）及电路实现。
四、测试方法及测试结果连接电路如上图，闭合开关，二极管亮。
断开开关，二极管灭。
五、实验结论二极管在高电平及低电平下均能被点亮，二极管正极要接电压相对高的一极。
如：高电平点亮正极接高电平，低电平点亮正极接地。
实验1-2一、实验题目在一个数码管上显示0~9二、实验原理该数码管为共阴极数码管，输入高电平则点亮相应的笔画。
数码管上的a,b,c,d,e,f,g分别控制数码管7个笔画，通过控制a,b,c,d,e,f,g7个引脚的输入，从而控制显示0~9 10个数字。
三、设计过程将SM4205共阴极数码管的引脚分别于7个开关串联，再分别接到高电平。
在干路上连100Ω的保护电阻。
四、测试方法及测试结果将数码管的a,b,c,d,e,f,g引脚分别接到pocketlab的0,1,2,3,4,5,6口，将状态设置为输出，控制7个开关，使数码管显示出0~9 10个数字。
五、实验结论在刚开始设计时，我使用了7448译码器，设计电路如下图S1,S2,S3,S4分别表示从二进制的低位到高位。
仿真成功，但是在实际验证的过程中，按照仿真电路连接后，拨动S1，S2，S3，S4开关，数码管没有变化，仍然为0。
反复检查后，分析可能是刚开始未加保护电阻损坏了7448。
于是我放弃了7448，改用7个开关控制7段笔画，得到了如上的实验结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
五、实验验证： 接线图： （上方为本位相加得到的和，下方为本位向高位的进位）
A=0，B=0，C-1=0，S=0，C0=0：
A=0，B=0，C-1=1，S=1，C0=0：
A=0，B=1，C-1=0，S=1，C0=0:
A=0，B=1，C-1=1，S=0，C0=1:
A=1，B=0，C-1=0，S=1，C0=0:
A=1，B=0，C-1=1，S=0，C0=1：
A=1，B=1，C-1=0，S=0，C0=1：
A=1，B=1，C-1=1，S=1，C0=1：
实验 1-2: 一、实验原理图： (1)设： Input： A：当前位被加数 B：当前位加数 C-1：低位向本位的进位 Output： S：本位相加得到的和 C0：本位向高位的进位 (2)真值表： Input A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C-1 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Output C0 0 0 0 1 0 1 1 1
A=1，B=0，C-1=1，S=0，C0=1:
A=1，B=1，C-1=0，S=0，C0=1:
A=1，B=1，C-1=1，S=1，C0=1:
(3)逻辑表达式： S=ABC−1 ∙ ABC−1 ∙ ABC−1 ∙ ABC−1 C0=ABC−1 ∙ ABC−1 ∙ ABC−1 ∙ ABC (4)实验原理图：
二、实验目的： 完成 1 位全加器的设计，用中规模逻辑器件（74138）实现，完成输入输出真值表 验证 三、实验器材： 1. 实验材料: 面包板、发光二极管、拨动开关、1kΩ 电阻、7420、74138 和导线 2. 实验仪器: PocketLab 四、实验步骤： 1. 按上图所示原理图在面包板上连接好实物； 2. 连接 PocketLab，分别开合各个拨动开关，验证实验。
(4)实验原理图：
二、实验目的： 完成 1 位全加器的设计，用逻辑门实现，完成输入输出真值表验证 三、实验器材： 1. 实验材料: 面包板、发光二极管、拨动开关、1kΩ 电阻、7420、7400、7486 和导线 2. 实验仪器: PocketLab
四、实验步骤： 1. 按上图所示原理图在面包板上连接好实物； 2. 连接 PocketLab，分别开合各个拨动开关，验证实验。
数字电路与系统(实验三)
实验任务: 1 位全加器设计，包括： 1）完成 1 位全加器的设计，用逻辑门实现，完成输入输出真值表验证 2）完成 1 位全加器的设计，用中规模逻辑器件（74138）实现，完成输入输出真值 表验证
实验 1-1: 一、实验原理图： (1)设： Input： A：当前位被加数 B：当前位加数 C-1：低位向本位的进位 Output： S：本位相加得到的和 C0：本位向高位的进位
(2)真值表： Input A 0 0 0 0 1 1 1 1 (3)逻辑表达式： S=A⊕B⊕C-1 C0=AB+BC-1+AC-1 即 S=A⊕B⊕C-1 C0=AB ∙ BC−1 ∙ AC−1 ∙ 1 注：7420 为 4 输入 B 0 0 1 1 0 0 1 1 C-1 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Output C0 0 0 0 1 0 1 1 1
五、实验验证： 接线图： （上方为本位相加得到的和，下方为本位向高位的进位）
A=0，B=0，C-1=0，S=0，C0=0：
A=0，B=0，C-1=1，S=1，C0=0：
A=0，B=1，C-1=0，S=1，C0=0：
A=0，B=1，C-1=1，S=0，C0=1：
ቤተ መጻሕፍቲ ባይዱ
A=1，B=0，C-1=0，S=1，C0=0：