计算机三级嵌入式要点及试题总结
全国计算机等级考试-三级嵌入式-题库(含答案)
D:Loadlin 33:关于uC/OS-II的基本特点，以下说法错误的是（）。
A:uC/OS-II是抢占式实时操作系统内核 B:由于存在内核任务，用户编写的应用程序最多可以有60个任务 C:uC/OS-II不支持时间片轮转调度法 D:uC/OS-II允许每个任务有不同的栈空间 34:在uC/OS-II中有多种方法可以保护任务之间的共享数据和提供任务之间的通 信。其中不能达到保护目的的方法是（）。 A:利用宏OS_ENTER_CRITICAL()和OS_EXIT_CRITICAL()来关闭中断和打开中断 B:利用函数OSSchedLock()和OSSchedUnlock()对任务调度函数上锁和开锁 C:利用信号量、互斥信号量、邮箱和消息队列进行任务间通信 D:利用内存文件进行任务间的大规模数据共享 35:移植uC/OS-II到一个嵌入式系统电路板上正常运行，下面哪个条件不是必须 的？（）。 A:处理器的C编译器能产生可重入代码，且用C语言就可以打开和关闭中断 B:该电路板的处理器必须具备MMU（存储管理单元） C:处理器支持中断，并且能产生定时中断（通常在10至100Hz之间） D:处理器支持能够容纳一定量数据（可能是几千字节）的硬件栈区 36:Nios II软核处理器的硬件抽象层（HAL）系统库是一个轻量级C/C++运行时环 境，属于单线程的类UNIX运行库，关于它所提供的服务如下哪一项说法是错误的（）。 A:结合NewLib ANSI C标准库，向用户提供熟知的标准库函数 B:提供设备驱动，使用户可以访问系统中的所有设备 C:为系统提供了TCP/IP协议栈 D:系统初始化，在main()函数之前完成软核处理器Nios和运行库环境的初始化
类 D:FPGA芯片可以反复地编程、擦除、使用，在较短时间内就可完成电路的输入、
(完整word版)计算机三级嵌入式知识点汇总,推荐文档
一、嵌入式系统开发的基础知识1．嵌入式系统的特点、分类、发展与应用，熟悉嵌入式系统的逻辑组成。
（1）特点：专用性隐蔽性（嵌入式系统是被包装在内部）资源受限（要求小型化、轻型化、低功耗及低成本，因此软硬件资源受到限制）高可靠性（任何误动作都可能会产生致命的后果）软件固化（软件都固化在只读存储器ROM中，用户不能随意更改其程序功能）实时性（2）逻辑组成硬件：1)处理器（运算器、控制器、存储器）目前所有的处理器都是微处理器中央处理器（CPU）和协助处理器（数字信号处理器DSP、图像处理器、通信处理器）2)存储器（随机存储器RAM和只读存储器ROM）RAM分为动态DRAM和静态SRAM两种。
DRAM电路简单、集成度高、功耗小、成本低，但速度稍慢慢；SRAM电路较复杂、集成度低、功耗较大、成本高，但工作速度很快，适合用作指令和数据的高速缓冲存储器RAM当关机或断电时，其中的信息都会消失，属于易失性存储器ROM属于不易失性存储器。
分为电可擦可编程只读存储器（存放固件）和闪速存储器（Flash ROM简称内存）。
内存的工作原理：在低压下，存储的信息可读但不可写，这类似于ROM；在较高的电压下，所存储的信息可以更改和删除，这有类似于RAM。
3)I/O设备与I/O接口4)数据总线软件（3）分类按嵌入式系统的软硬件技术复杂程度进行分类：1)低端系统采用4位或8位单片机，在工控领域和白色家电领域占主导地位，如计算器、遥控器、充电器、空调、传真机、BP机等。
2)中端系统采用8位/16位/32位单片机，主要用于普通手机、摄像机、录像机、电子游戏机等。
3)高端系统采用32位/64位单片机，主要用于智能手机、调制解调器、掌上计算机、路由器、数码相机等。
（4）发展20世纪60年代初，第一个工人的现代嵌入式系统（阿波罗导航计算机）20世纪60年代中期，嵌入式计算机批量生产20世纪70年代，微处理器出现20世纪80年代中期，外围电路的元器件被集成到处理器芯片中，昂贵的模拟电路元件能被数字电路替代20世纪90年代中期SOC出现，集成电路进入超深亚微米乃至纳米加工时代2．嵌入式系统的组成与微电子技术（集成电路、EDA、SoC、IP核等技术的作用和发展）（1）集成电路IC集成电路的制造大约需要几百道工序，工艺复杂。
计算机三级嵌入式系统题库及解析第3套
计算机三级嵌入式系统题库及解析第3套一、选择题1: 与个人计算机（PC）相比，嵌入式系统具有许多不同的特点。
下面不属于嵌入式系统特点的是（）。
A: 嵌入式系统与具体应用紧密结合，具有很强的专用性B: 嵌入式系统通常包含在非计算机设备（系统）中，具有隐蔽性C:嵌入式系统的软硬件资源往往受到严格的限制D:嵌入式系统性能较低，价格也比较便宜2: 嵌入式系统中的CPU具有一些与通用计算机所使用的CPU不同的特点，下面不是其特点的是（）。
A: 支持实时处理B: 低功耗C:高主频D:集成了测试电路3: 嵌入式系统使用的片上系统英文缩写名为SoC，下面关于SoC叙述中错误的是（）。
A:SoC也称为系统级芯片，它是电子设计自动化水平的提高和集成电路制造技术飞速发展的产物B:SoC芯片中既包含数字电路，也可以包含模拟电路，甚至还能包含数字/ 模拟混合电路和射频电路C:SoC将嵌入式系统的几乎全部功能都集成在一块芯片中，单个芯片就能实现数据的采集、转换、存储、处理和I/O 等多种功能D:SoC的设计制造难度很大，目前还没有得到广泛使用4: 微电子技术特别是集成电路制造技术是嵌入式系统发展的重要基础，下面关于集成电路的叙述中错误的是（）。
A: 集成电路的集成度指的是单个集成电路所含电子元件（如晶体管、电阻、电容等）的数目多少B: 根据集成度的高低，集成电路可以分为小规模、中规模、大规模、超大规模和极大规模等几种C:嵌入式系统中使用的处理器芯片属于大规模集成电路D:集成电路的制造工艺复杂且技术难度非常高，许多工序必须在恒温、恒湿、超洁净的无尘厂房内完成5: 文字信息是人们用以表达和传递信息的媒体之一，大多数嵌入式系统都必须处理文字信息。
下面关于文字信息的表示及其处理的叙述中，错误的是（）。
A: 目前使用最广泛的西文字符集是ASCII字符集，它包含96个可打印字符B:GB2312是我国目前广泛使用的汉字编码国家标准之一C:GB2312包括6000多汉字，但不包含西文、俄文等其他字符D:GB2312字符集中的汉字与符号在系统中采用双字节表示6: 假设一台数码相机一次可拍摄16位色1024 x 1024的彩色相片共80张，数据压缩比平均是4，则它使用的存储器容量大约是（）。
计算机三级考试《嵌入式系统开发技术》复习要点（2）
计算机三级考试《嵌入式系统开发技术》复习要点（2）计算机三级考试《嵌入式系统开发技术》复习要点7、总线电路及信号驱动(1)总线是各种信号线的集合，是嵌入式系统中各部件之间传送数据、地址和控制信息的公共通路。
在同一时刻，每条通路线路上能够传输一位二进制信号。
按照总线所传送的信息类型，可以分为：数据总线(DB)、地址总线(AB)和控制总线(CB)。
(2)总线的主要参数：总线带宽：一定时间内总线上可以传送的数据量，一般用MByte/s表示。
总线宽度：总线能同时传送的数据位数(bit)，即人们常说的32位、64位等总线宽度的概念，也叫总线位宽。
总线的位宽越宽，总线每秒数据传输率越大，也就是总线带宽越宽。
总线频率：工作时钟频率以MHz为单位，工作频率越高，则总线工作速度越快，也即总线带宽越宽。
总线带宽=总线位宽×总线频率/8，单位是MBps。
常用总线：ISA总线、PCI总线、IIC总线、SPI总线、PC104总线和CAN总线等。
(3)只有具有三态输出的设备才能够连接到数据总线上，常用的三态门为输出缓冲器。
(4)当总线上所接的负载超过总线的负载能力时，必须在总线和负载之间加接缓冲器或驱动器，最常用的是三态缓冲器，其作用是驱动和隔离。
(5)采用总线复用技术可以实现数据总线和地址总线的共用。
但会带来两个问题：A、需要增加外部电路对总线信号进行复用解耦，例如：地址锁存器。
B、总线速度相对非复用总线系统低。
(6)两类总线通信协议：同步方式、异步方式。
(7)对总线仲裁问题的解决是以优先级(优先权)的概念为基础。
8、电平转换电路(1)数字集成电路可以分为两大类：双极型集成电路(TTL)、金属氧化物半导体(MOS)。
(2)CMOS电路由于其静态功耗极低，工作速度较高，抗干扰能力较强，被广泛使用。
(3)解决TTL与CMOS电路接口困难的办法是在TTL电路输出端与电源之间接一上拉电阻R，上拉电阻R的取值由TTL的高电平输出漏电流IOH来决定，不同系列的TTL应选用不同的R值。
计算机三级嵌入式系统开发技术考点总结
嵌入式系统硬件组成概述嵌入式最小硬件系统：嵌入式处理器运行必备条件的硬件电路与嵌入式处理器共同构成了嵌入式最小硬件系统。
嵌入式最小硬件系统组成：嵌入式处理器、时钟电路、电源电路、复位电路、存储器、调试测试接口电源电路：嵌入式系统常用的电源模块式交流变直流（AC-DC）模块、直流到直流（DC-DC）模块以及低压差稳压器（LDO）。
稳压器包括普通稳压器和低压差稳压器LDO。
78XX系列属于普通稳压器，LM2576/2596为开关稳压芯片，CCAT6219/AS2815/1117/2908等属于低压差稳压器。
稳压器最大的特点是低噪声、低成本、纹波小、精度高、电路简单。
时钟电路：几乎所有的嵌入式处理器本质上均为同步时序电路，需要时钟信号才能按照节拍正常工作。
复位电路：嵌入式处理器都有一个系统复位引脚为nRESET或RESET，n表示低电平复位，不带n的表示高电平复位。
JTAG测试接口：联合测试行为小组（JTAG）是一种国际标准测试协议，主要用于芯片内部测试以及对系统进行仿真和调试。
测试访问口：TAP基于ARM内核的电性嵌入式应用系统硬件组成：嵌入式最小硬件系统、前向通道、后向通道、人机交互通道、以及相互互联通信通道等组成。
前向通道，即输入接口，包括传感器、信号调理电路（滤波器、放大器等）、A/D转换器等构成。
后向通道，即输出接口，包括D/A转换器、功率放大器。
执行器等组成。
人机交互通道，包括键盘或触屏输入接口以及LED或LCD显示输出接口。
相互互联通道，包括RS-232/RS-485串行通信接口、CAN 通信接口、以太网通信接口、USB通信接口等。
嵌入式处理芯片AMBA：先进微控制器总线体系结构系统总线（ASB、AHB、AXI、ACE）主要用于连接高带宽快速组件：电源管理与时钟控制器、测试接口如JTAG、外部存储器控制接口、DMA控制器、USB主机、片上SRAM及Flash、中断控制器、LCD控制器。
外围总线：（APB）主要连接低带宽组件以及与外部相连的硬件组件：GPIO、UART、SPI、I^2C、USB设备、CAN、Ethernet、ADC、DAC、WDT、Timer、RTC、PWM 等。
计算机三级《嵌入式系统开发》试题与答案
计算机三级《嵌入式系统开发》试题与答案计算机三级《嵌入式系统开发》试题与答案阐述题：1.阐述外设存放器的作用、分类，以及每种分类完成的功能。
答：外设存放器又称为“I/O端口”，处理器对为外部设备的访问，就是通过对外设存放器读写完成的。
外设存放器分为3种：控制存放器，用来控制外设行为。
状态存放器，用来指示外设的当前状态。
数据存放器，用来存储外设用例的数据。
2.阐述嵌入式软件开发中程序优化的原那么、分类，以及每种分类优化的内容。
答：嵌入式程序优化遵循三个原那么：等效原那么、有效原那么、经济原那么。
嵌入式程序优化分为3类：运行速度优化，在充分掌握软硬件特性的根底上，通过应用程序构造调整等手段，来缩短完成指令任务所需的运行时间。
代码尺寸优化，在可以正确实现所需功能需求的前提下，尽可能减小程序的代码量。
低功耗优化，在满足需求的前提下，运行时间尽可能少的小孩硬件资，以到达节能降耗的目的。
3.阐述嵌入式操作系统中的文件系统的作用，以及它的层次和每个层次的作用。
答：文件系统提供了在线存储和访问包括数据和程序在内的文件内容的机制。
I/O控制层，为文件系统的最低层，实现内存与磁盘间的信息转移。
根本文件系统层，向合适的设备驱动程序发送指令，以完成对磁盘上的物理块进展读写。
文件组织模块层，将逻辑块地址转换成根本文件系统所用的物理地址。
逻辑文件系统层，管理元数据。
4.从软件的架构层次来阐述嵌入式软件系统模型。
答：从软件的架构层次啦阐述嵌入式软件模型共有3种。
没有OS和BSP的模型,这种，模型没有OS的概念，在硬件层上直接是应用程序，应用程序是高的相关的，直接与硬件打交道。
有OS没有BSP的模型，这种模型有嵌入式OS负责与硬件交互、管理资、应用程序，利用OS的API和库间接与硬件打交道。
有OS和BSP的模型，这种模型在OS与硬件层之间多了一层BSP，BSP负责与硬件交互。
5.阐述层次化的存储模型中，都有哪些存储器，以及它们典型的大小。
计算机三级考试《嵌入式系统开发技术》复习要点.docx
计算机三级考试《嵌入式系统开发技术》复习要点以下是对文章进行润色改写的结果：1.嵌入式系统的定义⑴定义：嵌入式系统是以应用为中心,以计算机技术为基础的专用计算机系统。
它具有软硬件可裁剪的特点,能够满足应用系统对功能、可靠性、成本、体积和功耗等方面的严格要求。
22)IP核模块有行为、结构和物理三个不同层面的设计。
根据描述功能行为的方式不同,可以将其分为软核、固核和硬核三类。
2.嵌入式系统的组成(I)硬件层:包括嵌入式微处理器、存储器、通用设备接口和I/O接口等。
其中,嵌入式核心模块由微处理器、电源电路、时钟电路和存储器CaChe组成。
CaChe位于主存和嵌入式微处理器内核之间,用于存放最近使用的程序代码和数据,以减小存储器访问瓶颈,提高处理速度。
(2)中间层(也称为硬件抽象层HA1.或板级支持包BSP):它将系统上层软件和底层硬件分离开来,使上层软件开发人员无需关注底层硬件的具体情况,只需根据BSP层提供的接口进行开发。
BSP具有硬件相关性和操作系统相关性两个特点。
设计完整的BSP需要完成硬件初始化和设备驱动程序设计两部分工作。
(3)系统软件层：由RTOS,文件系统、GUI、网络系统及通用组件模块组成。
RTOS是嵌入式应用软件的基础和开发平台。
(4)应用软件层：由基于实时系统开发的应用程序组成。
3.实时系统(I)定义：实时系统是能在指定或确定的时间内完成系统功能,并对外部或内部、同步或异步事件做出响应的系统。
(2)区别:通用系统主要追求平均响应时间和用户使用方便,而实时系统主要考虑在最坏情况下的系统行为。
(3)特点：时间约束性、可预测性、可靠性、与外部环境的交互性。
(4)硬实时(强实时):应用的时间需求必须得到完全满足,否则会造成重大安全事故、生命财产损失和生态破坏,如航天、军事系统。
(6)任务的约束包括：时间约束、资源约束、执行顺序约束和性能约束。
4、实时系统的调度(I)调度：给定一组实时任务和系统资源，确定每个任务何时何地执行的整个过程。
计算机三级《嵌入式系统开发》试题及答案
计算机三级《嵌入式系统开发》试题及答案计算机三级《嵌入式系统开发》试题及答案单项选择题1. 世界上第一台计算机研制成功的年代是( C )Α.1944年B.1945年C.1946年D.1947年2. 十进制数235，用二进制表达为( A )Α.11011B.11010C.11001D.111103. ARM采用定长指令格式，所有指令都是32位，Bit[31:28]为( B )Α.目的存放器编码B.条件执行C.指令操作符编码D.永远是04. 8080处理器是( C )Α.32位处理器B.16位处理器C.8位处理器D.4位处理器5. 把微处理器与外部设备相连接的线路称为( D ) Α.电线B.控制线C.数据线D.总线6. 嵌入式软件开发构建阶段的第一步是( A ) Α.编译B.链接C.定址D.打包7. 以下有关进程和程序的说法错误的选项是( D ) Α.进程是动态的B.程序是静态的C.一个程序可以对应多个进程D.程序就是进程8. 微软开发的嵌入式操作系统是( C )Α.RT-LinuxB.MontaVistaC.Windows CED.VxWorks9. ROM监视器是一个小程序，驻留在嵌入式系统的( B ) Α.RAM中B.ROM中C.Flash中D.DOM中10.直接存储器存取的英文缩写是( A )Α.DMAB.DRAMC.ISAD.IRQ11. 以下不是嵌入式系统应用领域的是( C )Α.挪动B.汽车电子C.办公系统D.军工航天12. 十进制数235，用八进制表达为( C )Α.351B.352C.353D.35413. ARM采用定长指令格式，所有指令都是32位，Bit[27:26]为( C )Α.目的存放器编码B.指令操作符编码C.永远是0D.条件执行14. 80286处理器是( B )Α.32位处理器B.16位处理器C.8位处理器D.4位处理器15. 厂家和用户为性能扩大或作为特殊要求使用的信号线称为( A )Α.备用线B.控制线C.数据线D.总线16. 嵌入式软件开发构建阶段的第二步是( B )Α.编译B.链接C.定址D.打包17. 以下有关进程和程序的.说法错误的选项是( B ) Α.进程是动态的B.一个进程可以对应多个程序C.一个程序可以对应多个进程D.程序不是进程18. WindRiver公司开发的嵌入式操作系统是( A ) Α.VxWorksB.MontaVistaC.Windows CED.RT-Linux19. GDB中，用来设置断点的命令是( D )Α.killB.nextC.makeD.break20.1Byte等于( D )Α.1024KBB.1024KMC.1024GBD.8bit。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
要点嵌入式系统及三要素定义：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
简单定义：嵌入到对象体系中的专用计算机系统。
三要素：嵌入式系统的三个基本要素是嵌入性、专用性与计算机系统。
（1）嵌入性是把软件嵌入到Flash存储器中，（2）专用性是指针对某个具体应用领域和场合，量体裁衣式的定制适用该场合的专用系统，（3）计算机系统是指必须具有计算机系统的组成，核心是计算机系统。
三个要素决定了嵌入式系统是嵌入到对象体系中的一种专用的计算机系统。
嵌入式系统設計与开发原则与步驟1.設計与开发原則既然嵌入式系统是嵌入到对象体系中的专用的计算机系统，因此嵌入式系统设计的基本原则：物尽其用。
这一原则表明，嵌入式系统的硬件和软件都必须高效率地设计，量体裁衣、去除冗余，以最小成本实现更高的性能，同时尽可能采用高效率的设计算法，以提高系统的整体性能，换句话说同，“物尽其用”就是“够用就好”，以最高性价比来设计嵌入式应用系统。
2、设计与开发步骤嵌入式系统的设计步骤包括需求分析、体系结构设计、硬件设计，软件设计,执行机构设计、系统集成和系统测试。
各个阶段之间往往要求不断的修改，直至完成最终设计目标。
ARM存储模式关于存储模式：大端模式和小端模式，靠GPE8(ENDIAN)高低电平决定，高电平大端模式，低电平小端模式。
让GPE8工作于功能1模式控制。
掌握大小端模式存储结构。
已知一个32位的一个字0x87654321，存放在内存0x12000004~0x12000007中，指出对于大端模式和小端模式下，字节0x65存放的地址。
ARM指令流水线关于指令流水线：ARM采用指令流水线技术。
不同内核指令流水线的级数不同。
采用指令流水线的作用是提高指令执行效率。
有3、5、6、7、8级不等。
对于一个具有1条8级指令流水线的ARM处理器，假设每1级所需要的时间为1ns，求这种ARM处理器执行4000条指令最快所需要的时间。
如果有两条这样的指令流水线那？ARM常用指令MOVMNVLDR、LDRB、LDRHSTRORRANDB 注意条件域ARM伪指令 LDRADDMULCMPTSTB BCC BHI BEQ BCS BLS BGE BLT BGT BLEARM指令条件域ARM芯片选型基本方法：根据需求，对照ARM芯片的技术要点去按照够用就好，略有余量的基本原则来选择。
S3C44B0的端口組件及应用多功能GPIO的配置方法：1、端口配置寄存器PCONA～PCONG决定A～G端口的功能2、端口数据寄存器PDATA～PDATG端口A～G的数据，可输入输出3、上拉电阻寄存器PUPC～PUPG决定C～G端口是否内部上拉4、特殊上拉电阻寄存器SPUPR决定数据总线是否上拉S3C44B0的UART开发应用对于S3C44B0，已知MCLK＝60MHz,阅读程序回答问题：ARM汇编语言如下，试说明完成的功能。
LDR R0,=rPCONALDR R1,=0x3FFSTR R1,[R0] ；A口功能2LDR R0,=rPCONBLDR R1,=0x7FFSTR R1,[R0] ；B口功能2LDR R0,=rPCONDMOV R1,=0x0055STR R1,[R0] ；D口中GPD7～GPD4输入，GPD3～GPD0输出LDR R0,=rPCONFLDR R1,=0x120000STR R1,[R0] ；GPF6,7为UART1RXD和TXD，其余GPF为输出LDR R0,=rPCONGMOV R1,#0xFFFFSTR R1,[R0] ；F口为外部中断解答：具体功能见注释！S3C44B0的UART組件及开发應用常用UART寄存器1、UART线路控制寄存器ULCON0和ULCON1决定字符格式（数据位数、停止位、奇偶校验位，红外和正常模式）2、UART控制寄存器UCON0和UCON1决定中断类型、发送和接收触发方式、接收和发送中断允许等）3、UART发送接收状态寄存器UTRSTAT0和UTRSTAT1反映接收和发送状态4、 UART发送接收数据寄存器UTXH0和UTXH1保持发送和接收的数据5、UART波特率发生器决定通信波特率UBRDIVn =INT（MCLK/(波特率×16)+0.5)-1S3C44B0的UART开发应用利用S3C44B0进行串行通信，已知MCLK＝60MHz,阅读程序回答问题：LDR R0,＝rPCONEORR R1,R0,#0x28 00 10 10 00STR R1,[R0]；写PCONE使GPE1GPE2为TXD0和RXD0用于串行通信功能LDR R0,rUFCON0MOV R1,＃0STR R1,[R0] ；UFCON0＝0禁止FIFOLDR R0,rULCON0ORR R1,＃0x23 ；00100011STR R1,[R0] ；字符格式为：8位数据，1位停止位，奇校验LDR R0,＝rUCON0ORR R1,R0,#0xC1STR R1,[R0] ；写UART0控制寄存器使允许接收中断正常接收发送LDR R0,＝rUBRDIV0LDR R1,=325STR R1,[R0] ；设定波特率为11520BPS1、说明本程序完成的功能2、串行通信波特率是多少？3、对程序进行注释解答：1、本程序段完成的是对UART0进行初始化，使用GPE1和GPE2用于UART0的TXD0和RXD0进行串行通信，通信字符格式为8位数据，1位停止位，奇校验，禁止FIFO，允许接收中断，正常接收和发送。
2、串行通信波特率根据UBRDIV0＝[MCLK/（波特率×16）－0.5]怪整数所以：波特率＝MCLK/((UBRDIV0+0.5)*16)=60000000/(325.5*16)=11520bpsS3C44B0的PWM組件及开发应用常用PWM寄存器1、定时器配置寄存器TCFG0决定输入给定时器的时钟频率的预分频系数2、定时器配置寄存器TCFG1决定输入给定时器的时钟频率的除数值3、定时器控制寄存器TCON决定定时器是否自动重装、是否开始定时停止定时，是否输出反转，是否允许死区控制等。
4、定时器计数寄存器TCNTB0～TCNTB5和比较寄存器TCMPB0～TCMPB5S3C44B0的PWM开发应用用PWM的TOUT1和TOUT2分别控制两个指示灯LED1和LED2,要求TOUT1＝1时LED1亮，TOUT2＝1时LED2亮，编程让LED1以0.5秒闪亮（即0.5秒亮，0.5秒灭，循环），LED2以2秒闪亮。
T1/T2定时器指定预分频系数199,除法器值16,MCLK＝60MHz。
解答：LED1闪亮0.5秒：T1设置0.5S定时且反转；LED2闪亮：T2设置2S定时且反转配置寄存器TCFG0＝0xC7C7 （T1和T2为199＝0xC7预分频）配置寄存器TCFG1＝0x330 （T1和 T2除法器值为16）定时器输入时钟频率＝MCLK/(预分频值＋1）/(除法器值)＝60000000/(199+1)/16=18750Hz定时0.5秒，T1计数缓冲寄存器TCNTB1的值＝0.5×18750＝9375定时2秒，T2计数缓冲寄存器TCNTB2的值＝2×18750＝37500LDR R0,rTCFG0MOV R1,#0xC7C7 或LDR R1,＝0xC7C7STR R1,[R0] ;写TCFG0,分频系数为199＝0xC7LDR R0,=rTCFG1LDR R1,=0x330STR R1,[R0] ;写TCFG1,除法器值16LDR R0,=rTCNTB1LDR R1,=9375STR R1,[R0] ;写TCNTB1LDR R0,=rTCNTB2LDR R1,=37500STR R1,[R0] ;写TCNTB2LDR R0,=rTCON ;ORR R1,R0, #0xDD00 ;T1和T2自动重装/反转、启动定时器STR R1,[R0] ;写TCONS3C44B0的WDT組件及开发應用常用WDT寄存器1、WDT控制寄存器WTCON决定是否允许复位、是否允许中断以及决定预分频系数和时钟因子2、WDT数据寄存器WTDAT和计数寄存器WTCNT3、WDT定时输入时间：T_WDT=1/(MCLK/预分频系数＋1)/分频系数4、WDT复位时间：T_RST=WTCNT×T_WDTS3C44B0的WDT开发應用如果MCLK=40 MHz，采用预分频值为99，分频系数为64，要使WDT的定时时间为10秒，允许复位，禁止中断，写出WDT初始化程序片段。
解答：t_watchdog = 1/( MCLK / (预分频值＋1) /分频系数 )= 1/(40000000/100/64)= 160us溢出时间t = WTCNT*t_watchdog＝10S= WTCNT*160us＝10000000usWTCNT＝62500LDR R0,rWTCONLDR R1,=0xF939STR R1,[R0];写WDT控制寄存器使禁止中断，允许复位，预分频系数99,分频系数64LDR R0,rWTCNTLDR R1,=62500STR R1,[R0] ;写WDT计数寄存器使计数值为62500,定时10秒S3C44B0的ADC組件及开发应用常用ADC寄存器1、ADC控制寄存器ADCCON决定是否允许启动、选择ADC通道、反映ADC转换状态2、ADC预分频寄存器ADCPSR决定预分频系数3、ADC转换时间：TADC＝2×（ADCSPR的值＋1）×16/MCLK4、ADC数据寄存器寄存转换后的10位数字量5、对ADC操作三要素：（1）选择通道并启动AD变换（2）查询状态（是否转换结束）（3）读取转换结果S3C44B0的ADC开发应用如果MCLK＝64MHz1、让ADC转换时间为10uS,写出程序片段解答：ADC转换时间：TADC＝2×（ADCSPR的值＋1）×16/MCLK ADCPSR=10/32*64-1=19主要是写ADCPSR寄存器，写寄存器三条指令：LDR R0,=rADCPSRMOV R1,#19STR R1,[R0]解答续：CMP R2,＃30BCC LPSET0CMP R2,＃90BHI LPSETFFMOV R3,R2B LPGOLPSET0：MOV R3,＃0B LPGOLPSETF：MOV R3,＃0xFFFFFFFFLPGO: B START真题1．选择题1．以下哪个不是嵌入式系统的设计的三个阶段之一：（A）A 分析B 设计C 实现D 测试2．以下哪个不是RISC架构的ARM微处理器的一般特点：（C ）A 体积小、低功耗B 大量使用寄存器C采用可变长度的指令格式，灵活高效D 寻址方式灵活简3．通常所讲的交叉编译就是在X86架构的宿主机上生成适用于ARM架构的（ A ）格式的可执行代码。