单周期数据传输方式Burst总线周期
总线周期的概念
DMA总线周期的概念1.微处理器是在时钟信号CLK控制下按节拍工作的。
8086/8088系统的时钟频率为4.77MHz，每个时钟周期约为200ns。
2.由于存贮器和I/O端口是挂接在总线上的，CPU对存贮器和I/O 接口的访问，是通过总线实现的。
通常把CPU通过总线对微处理器外部（存贮器或I/O接口）进行一次访问所需时间称为一个总线周期。
一个总线周期一般包含4个时钟周期，这4个时钟周期分别称4个状态即T1状态、T2状态、T3状态和T4状态。
1.DMA的通道选择不是随便的，要根据映像来。
2.外设地址的自增，可能会曾到下一个外设，比如：0X40012400为ADC1的起始地址0X40012800就是ADC2的起始地址了所以在设置此元素是否要递增时要注意了。
STM32 DMA使用详解DMA部分我用到的相对简单，当然，可能这是新东西，我暂时还用不到它的复杂功能吧。
下面用问答的形式表达我的思路。
DMA有什么用？直接存储器存取用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
无须CPU的干预，通过DMA数据可以快速地移动。
这就节省了CPU的资源来做其他操作。
有多少个DMA资源？有两个DMA控制器，DMA1有7个通道，DMA2有5个通道。
数据从什么地方送到什么地方?外设到SRAM（I2C/UART等获取数据并送入SRAM）；SRAM的两个区域之间；外设到外设（ADC读取数据后送到TIM1控制其产生不同的PWM占空比）；SRAM到外设（SRAM中预先保存的数据送入DAC产生各种波形）；……还有一些目前还搞不清楚的。
DMA可以传递多少数据？传统的DMA的概念是用于大批量数据的传输，但是我理解，在STM32中，它的概念被扩展了，也许更多的时候快速是其应用的重点。
数据可以从1～65535个。
直接存储器存取（Direct Memory Access，DMA）是计算机科学中的一种内存访问技术。
它允许某些电脑内部的硬体子系统（电脑外设），可以独立地直接读写系统存储器，而不需绕道 CPU。
三种片上总线的分析与比较
三种常用SoC片上总线的分析与比较作者：李瑞张春元罗莉来源：国防科技大学发表时间：2006-02-22内容摘要随着集成电路设计技术的发展，在片上系统（SoC）中，越来越多地使用各种功能IP核部件构成系统。
总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。
本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。
引言 嵌入式系统是当今计算机工业发展的一个热点。
随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。
如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大的、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。
由于功能完整，SoC逐渐成为嵌入式系统发展的主流。
相比板上系统，具有许多优点：SoC ①充分利用IP技术，减少产品设计复杂性和开发成本，缩短产品开发的时间； ②单芯片集成电路可以有效地降低系统功耗； ③减少芯片对外引脚数，简化系统加工的复杂性； ④减少外围驱动接口单元及电路板之间的信号传递，加快了数据传输和处理的速度； ⑤内嵌的线路可以减少甚至避免电路板信号传送时所造成的系统信号串扰。
SoC的设计过程中，最具特色的是IP复用技术。
即选择所需功能的IP（给出IP定义）核，集成到一个芯片中用。
由于IP核的设计千差万别，IP核的连接就成为构造SoC的关键。
片上总线（On-Chip Bus，OCB）是实现SoC中IP核连接最常见的技术手段，它以总线方式实现IP核之间数据通信。
与板上总线不同，片上总线不用驱动底板上的信号和连接器，使用更简单，速度更快。
一个片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。
AMBA_总线_介绍
SEP3203
2
目录
AMBA总线概述 AHB APB 不同IP之间的互连
3
系统总线简介
系统芯片中各个模块之间需要有接口来连接 总线作为子系统之间共享的通信链路 优点
低成本 方便易用
缺点
会造成性能瓶颈
4
AMBA介绍
Advanced Microcontroller Bus Architecture
end case;
Default_Slave logic
case HTRANS is when IDLE|BUSY => HRESP <= OKAY; when others => HRESP <= ERROR;
end case;
18
AHB信号
19
基本AHB信号
HRESETn
低电平有效
HADDR[31:0]
▪ HADDR must be aligned to a multiple of data size as given by HSIZE
32
BURST传输
AHB Burst 操作
4beat、8beat、16beat、单个字节传输、未定义长度 的传输 支持incrementing和wrapping两种burst传输
AMBA 3.0
AMBA Advanced eXtensible Interface (AXI)
6
一个典型的AMBA系统
处理器和其它主设备/从设备都是可以替换的
7
AHB
高速总线，高性能 流水线操作 可支持多个总线主设备（最多16个） 支持burst传输 总线带宽：8、16、32、64、128bits 上升沿触发操作 对于一个新设计建议使用AHB
bj计算机组成原理复习简答题教程文件
b j计算机组成原理复习简答题2012年12月给学生复习简答题2．一个总线的技术规范应包括哪些部分？答：总线技术规范应包括：(1)机械结构规范：模块尺寸、总线插头插座形式与结点数以及模块与插头插座的机械定位。
(2)功能规范：总线信号名称、功能以及相互作用的协议。
(3)电气规范：总线中每个信号工作时的有效电平、动态转换时间、负载能力以及电气性能的额定值与最大值。
3．总线的定义是什么？简述总线的发展过程。
答：总线就是两个以上模块(或子系统)间传送信息的公共通道，通过它模块间可进行数据、地址码及命令的传输。
最早的标准化总线是S-100总线(1975)，80年代初IBM PC/XT个人计算机采用8位ISA总线，之后又在IBM PC/AT机上推出16位ISA总线。
随着外设接口对总线性能要求的不断提高，出现了EISA总线及PCI总线。
PCI总线目前已被个人计算机广泛采用，成为新的工业标准。
4．微型计算机系统总线由哪三部分组成？它们各自的功能是什么？答：由地址总线、数据总线和控制总线三部分组成。
地址总线用于指出数据的来源或去向；数据总线提供了模块间数据传输的路径；控制总线用来传送各种控制信号以便控制数据、地址总线的操作及使用。
8．总线上数据传输分哪几种类型？各有什么特点？答：分单周期方式和突发方式两种。
在单周期方式中，每个总线周期只传送一个数据。
在突发方式下，占用一次总线要进行多个数据的传输，源模块发出首地址去访问目的模块的数据1，以后的数据是在首地址的基础上按一定的规则去寻址目地模块。
9．总线的指标有哪几项，它工作时一般由哪几个过程组成？答：总线的指标有(1)总线宽度，一次总线操作可以传输的数据位数；(2)总线工作频率，总线上基本定时时钟的频率，它代表总线操作的最高频率；(3)单个数据传输所用时钟周期数。
总线上信息传输过程可分解为：(1)请求总线；(2)总线裁决；(3)寻址；(4)数据传送；(5)错误检查。
复习1
9．ISA总线的数据宽度为（ ）位。 A．64 B．32 C．16 D．8 10．总线的宽度用数据总线的条数表示，其单位是 （ ）。 A．位 B．字节 C．字 D．双字 11．总线的宽度用（ ）总线的条数表示。 A．地址 B．数据 C．控制 D．以上都对 12．总线的标准传输率是总线上（ ） A．每秒传输的最大字节量 B．每秒传输的最大位数 C．每秒传输的最大信息量 D．每秒传输的数据量
1. 接口的基本功能是：（ ）和（ ） 2. 数据输入/输出的四种方式是：（ ）、 （ ）、（ ）、（ ） 3. 在查询输入/输出方式下，外设必须至少有两个 端口，一个是（ ），另一个是（ ） 4. DMA方式的中文意义是（ ），它适用于 （ ）数据传送。 5. 在译码过程中，如果有一根地址线没有用到， 会有（ ）重叠地址。 6. 总线按传送信息的类别可以分为（ ） 三类。
1．8086CPU的I/O 地址空间为（ ）字节。 A．64KB B．1MB C．256B D．1024B 2．CPU在执行OUT DX，AL指令时，（ ）寄存 器的内容接送到地址总线上。 A．AL B．DX C．AX D．DL 3．数据的输入输出指的是（ ）进行数据交换。 A．CPU与存储器 B．CPU与外设 C．存储器与外设 D．内存与外存 4．8086在执行IN AL，DX指令时，DX寄存器的 内容送到（ ）上。 A．地址总线 B．数据总线 C．存储器 D．寄存器
16.总线上数据传输分哪几种类型？各有什么 特点？ • 分单周期方式和突发方式两种。在单周期 方式中，每个总线周期只传送一个数据。 在突发方式下，占用一次总线要进行多个 数据的传输，源模块发出首地址去访问目 的模块的数据1，以后的数据是在首地址的 基础上按一定的规则去寻址目地模块。
17.总线的指标有哪几项，它工作时一般由哪
基于PCI Express总线的高速数据传输卡设计.
基于PCI Express总线的高速数据传输卡设计地面测控系统由上位机软件、工业控制计算机、地面控制台及相应电缆网组成。
在系统联试前它可以和采编器、存储器构成闭环反馈，对采编器、存储器实施自检。
地面控制台在上位机软件的控制下，真实模拟机上接口信号，为采编器提供不同的数字量信号,并对回收后的存储器进行数据的读取分析。
以前地面测试系统中的上位机软件系统和地面控制台之间的通信是由USB接口来完成的，传输速率较低。
为了解决大容量数据高速读取的瓶颈问题，采用P地面测控系统由上位机软件、工业控制计算机、地面控制台及相应电缆网组成。
在系统联试前它可以和采编器、存储器构成闭环反馈，对采编器、存储器实施自检。
地面控制台在上位机软件的控制下，真实模拟机上接口信号，为采编器提供不同的数字量信号,并对回收后的存储器进行数据的读取分析。
以前地面测试系统中的上位机软件系统和地面控制台之间的通信是由USB接口来完成的，传输速率较低。
为了解决大容量数据高速读取的瓶颈问题，采用PCI Express总线来读取数据。
PCI Express 采用了目前业内流行的点对点串行连接, 每个设备都有自己的专用连接, 不需要向整个总线请求带宽, 而且可以把数据传输率提高到一个很高的频率, 达到 USB 所不能提供的高带宽。
本文设计并实现的数据传输卡基于PCI Express总线，提高了系统的读写速度,满足了目前大容量高速实时传输记录的要求。
1 系统结构地面控制台是模拟机上信号源功能，信号源由上位机生成，然后下载到地面控制台的RAM中。
为了正确地发送信号源数据需要对下载的信号源数据进行自检，即将地面控制台RAM中的数据读入上位机来验证控制台中信号源是否正确。
本系统通过PCI Express传输卡实现了信号源自检功能。
如图1所示，上位机通过PCI Express接口将信号源的数据下载到FIFO1存储器当中，同时将相应的控制命令发送给FPGA。
FPGA检测到相应控制命令后，开始读取FIFO1中的数据，并将该数据经过串并转换写到地面控制台RAM中。
AHB总线协议（一）
AHB总线协议（⼀）1. 简介AHB(Advanced High Performance Bus)总线规范是AMBA(Advanced Microcontroller Bus Architecture) V2.0总线规范的⼀部分，AMBA总线规范是ARM公司提出的总线规范，被⼤多数SoC设计采⽤，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。
AHB⽤于⾼性能、⾼时钟频率的系统结构，典型的应⽤如ARM核与系统内部的⾼速RAM、NAND FLASH、DMA、Bridge的连接。
APB⽤于连接外部设备，对性能要求不⾼，⽽考虑低功耗问题。
ASB是AHB的⼀种替代⽅案。
1.1 AHB总线的架构下⾯先看⼏个贯穿全⽂的术语：总线周期(bus cycle)：总线周期是总线时间的基本单位，其实就是总线时钟的频率。
对于 AMBA AHB 或者 APB 协议总线周期定义为从⼀个上升沿到临界的上升沿的变化区间。
总线信号时序总是参考总线时钟周期。
总线传输： AMBA AHB 或者 ASB 总线传输是对数据⽬标的读写操作，可能会持续⼀个或者多个总线周期。
总线传输在收到从机地址的完成响应后终⽌。
AMBA ASB 总线⽀持的传输⼤⼩包括字节（8 位）、半字（16 位）、字（32 位）。
AMBA AHB ⼜⽀持较宽的数据传输，包括 64 位和 128 位的数据传输。
AMBA APB 总线传输是对数据⽬标的读写操作，总是需要 2个总线周期突发(Burst)传输:突发传输定义了⼀个或多个数据传输，由主线总机发起，在地址空间增加时，传输宽度保持不变。
每次传输增加的步长(地址)，由传输⼤⼩决定(字节，半字，字)，APB不⽀持突发传输。
AHB总线的强⼤之处在于它可以将微控制器（CPU）、⾼带宽的⽚上RAM、⾼带宽的外部存储器接⼝、DMA总线主机、各种拥有AHB接⼝的控制器等等连接起来构成⼀个独⽴的完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。
时钟周期、机器周期、指令周期、总线周期
1.时钟周期:(晶振频率倒数、控制计算机节奏)时钟周期也称为振荡周期,定义为时钟脉冲的倒数(可以这样来理解,时钟周期就是单片机外接晶振的倒数,例如12M的晶振,它的时间周期就是1/12us),是计算机中最基本的、最小的时间单位。
在一个时钟周期内,CPU仅完成一个最基本的动作。
对于某种单片机,若采用了1MHZ 的时钟频率,则时钟周期为1us;若采用4MHZ的时钟频率,则时钟周期为250us。
由于时钟脉冲是计算机的基本工作脉冲,它控制着计算机的工作节奏(使计算机的每一步都统一到它的步调上来)。
显然,对同一种机型的计算机,时钟频率越高,计算机的工作速度就越快。
8051单片机把一个时钟周期定义为一个节拍(用P表示),二个节拍定义为一个状态周期(用S表示)。
2.机器周期:（指令中单个阶段的执行周期）在计算机中,为了便于管理,常把一条指令的执行过程划分为若干个阶段,每一阶段完成一项工作。
例如,取指令、存储器读、存储器写等,这每一项工作称为一个基本操作。
完成一个基本操作所需要的时间称为机器周期。
一般情况下,一个机器周期由若干个S周期(状态周期)组成。
8051系列单片机的一个机器周期由6个S周期(状态周期)组成。
前面已说过一个时钟周期定义为一个节拍(用P表示),二个节拍定义为一个状态周期(用S表示),8051单片机的机器周期由6个状态周期组成,也就是说一个机器周期=6个状态周期=12个时钟周期。
(例如外接24M晶振的单片机,他的一个机器周期=12/24M秒)3.指令周期:执行一条指令所需要的时间,一般由若干个机器周期组成。
指令不同,所需的机器周期也不同。
对于一些简单的的单字节指令,在取指令周期中,指令取出到指令寄存器后,立即译码执行,不再需要其它的机器周期。
对于一些比较复杂的指令,例如转移指令、乘法指令,则需要两个或者两个以上的机器周期。
通常含一个机器周期的指令称为单周期指令,包含两个机器周期的指令称为双周期指令。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
太多的CPU系列和型号：运行速度、处理功能、接口逻 辑各不相同；更多的外围设备：运行原理、提供的功 能、读写速度、接口逻辑千差万别
不同的用户、不同的应用场合提出众多不同的使用要 求，无法使用一种方式、一套方法全面解决问题
P266
3
计算机输入输出系统概述
解决问题的途径
建立公用的交换信息的通路，提供各部件协调使用通 路的规则，这个通路就是计算机总线
地址 寻址
无效
数据1
数据2 数据3 ... 信息传送
总线占用期间
数据n
猝发数据传输方式
12
计算机总线的结构
单总线结构：早期的计算机，如美国 DEC 公司 PDP-11 机只使用一组总线，所有的部件和设备 都接在这唯一的总线上，包括数据总线，地址总 线，控制总线，其优点是结构简单，成本低廉， 缺点是运行效率低。
三总线：是指在计算机中配置3组总线，即在处理机总线上通过一 块被称为PCI桥的控制线路，提供出一组高性能的局部总线，称为 PCI总线，而把原来的ISA总线和EISA总线从处理机总线上断开， 并通过IO控制线路连接到这里的PCI总线上。把一些慢速的输入/ 输出设备接到EISA（ISA）总线上。
14
15
计算机总线的结构
处理机总线
CPU
33MHz 4B~8B
主存
双
扩展总线
总
控制线路
线
ISA / EISA
8.33MHz 结 构
1,2,4B
I/O设备1 I/O设备2 . . .
16
计算机总线的结构
三
处理机总线 CPU 66MHz 4B~8B
11
计算机总线概述
正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。（单 周期数据传输方式）
Burst总线周期：数据传输由一次地址时间和多次数据时间组成，即给出一 次地址信息，连续传送多个数据。（猝发数据传输方式）
地址线
地址
数据线
寻址
数据 信息传送 总线占用期间
单周期数据传输方式
地址线 数据线
计算机总线的结构
几种常用的标准总线
ISA（Industrial Standard Architecture）总线：工业标准结构总线， 8位（后来16位）数据线，20位（后来24位）地址线，工作频率 8.33MHz。
EISA（Extended Industrial Standard Architecture ）总线：扩展 工业标准结构总线，16或32位数据线，32位地址线，工作频率 8.33MHz，支持Burst方式传输数据。
周期类型：一般分为内存读周期、内存写周期、 I/O读 周期、 I/O写周期四种类型
总线的等待状态：由于被读写的部件或设备速度慢， 一次数据时间内不能完成读写操作，就要增加一个或 多个数据时间继续完成读写操作，在这增加的数据时 间里，称总线处于等待状态。它影响系统的运行效率， 降低系统的性能。
总线
CPU
主存
输入 设备
输出 设备
P269
13
计算机总线的结构
总线性能（数据输入/输出的吞吐量）对计算机系统总体 性能有重大的影响，提高总线性能，一是尽量提高CPU总 线本身的速度，二是从总线结构多提供几组总线（铁路可 以修复线，公路可以有多条，计算机当然也可以提供几组 总线）。
多总线结构
双总线：是指是指在计算机中配置两组总线，即在处理机总线上 通过一块扩展总线的控制线路，提供出另外一组总线，称为输入/ 输出总线，比较常用的有工业标准总线（ISA）和扩展的工业标准 总线（EISA），主要用于连接一般的输入/输出设备。
断等有关的控制信号等
地址总线 AB
CPU
输
存
I/O
入
储 器
接 口
设 备
输
I/O
出
接
设
口
备
数据总线 DB 控制总线 CB
10
计算机总线概述
总线周期以及相关概念
总线周期：通过总线完成一次内存读写操作或者完成 一次I/O设备读写操作所需的时间，一般由地址时间和 数据时间两个时间段组成
地址时间：CPU向内存或IO设备送出地址信息到地址总线 数据时间：CPU完成数据读写
第11章
输入输出系统
本章主要内容
计算机输入输出系统概述 计算机总线的功能与组成 计算机输入输出接口概述 常用的输入输出方式概述
P266
2
计算机输入输出系统概述
输入输出系统的作用
连通计算机的各个功能部件和设备，并在它们之间实 现数据交换
输入输出系统的组成
硬件部分主要由计算机总线和输入输出接口两部分组 成，软件方面需要操作系统的支持
第四十四讲
主讲教师：赵宏伟
学时：64
第11章
输入输出系统
本章主要内容
计算机输入输出系统概述 计算机总线的功能与组成 计算机输入输出接口概述 常用的输入输出方式概述
7
计算机总线概述
总线是计算机各个部件之间传输信息的公共通路， 包括传输数据信号的逻辑电路、管理信息传输协 议的逻辑线路和物理连线。
事务协议
VESA（Video Electronics Standard Association）总线：32位局部 总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准， 各厂家产品兼容性差，针对80486。
PCI（ Peripheral Component Interface）总线：外围部件互连总 线（局部总线），V1.0支持33MHz工作频率，32位地址和数据线 互用；V2.1支持66MHz工作主频，64位地址和数据线互用。
在众多不同的CPU和各种不同的外围设备之间设置功能 电路，解决二者之间的连接、沟通、匹配、缓冲等， 这个功能电路就是设备接卡（输入输出接口）
支持多个I/O设备并发执行输入输出操作，降低输入输 出操作对CPU干预的需求，采用多种不同的输入输出方 式，例如中断方式、DMA方式等
P267
4
计算机原理及系统结构
时序和信号规范 一组导线
电气信号规范
接口的物理/机械特性
8
计算机总线概述
在任何时刻，只可以有一个部件向总线上发送信 息，但却可以有一个或多个部件同时接收信息。 控制向总线发送信息通常用带有高阻态输出的选 通门实现。
总线
高
低
高
A
B
C
P268
9
计算机总线概述
承担不同功能的三种总线
数据总线：传输数据信息，频率与宽度正比于吞吐量 地址总线：传输地址信息，宽度决定了内存寻址空间 控制总线：给出总线周期类型、I/O操作完成时刻、DMA周期、中