PLD、PLA、PAL及GAL
PAL,PLA,GAL数字逻辑系统
特定的输出电路。
❖ 与阵列可编程使输入项增多，或
❖ 采用双极型熔丝工艺，工作速 阵列固定使器件简化。
度较高（10－35ns）。
❖ 或阵列固定明显影响了器件编程
的灵活性。
精选课件
9
4输入4输出16乘积项PAL器件的基本结构图
组合可编程逻辑阵列PLA的逻辑结构：由一个“与” 阵列和一个“或”阵列构成，“与”阵列和“或”阵 列都是可编程的。
时序可编程逻辑阵列PLA的逻辑结构：由“与”阵列 “或”阵列和一个用于存储以前状态的触发器网络构成
精选课件
5
可编程逻辑阵列应用
▪ 在可编程逻辑阵列PLA的应用中，有一种是用来 控制资料路径，在指令集内事先定义好逻辑状态， 并用此来产生下一个逻辑状态(透过条件分支)。
• 2. 异步可编程I/O结构
• 3. 寄存(时序)输出结构 • 4. 异或－寄存器型输
出结构 • 5. 运算选通反馈结构
精选课件
12
专用电平输出。
一个输入
如输出采用或门，为高电平有效PAL器件。 若采用互补输出的或门，为互补输出器件。
▪ 举例来说，如果目前机器(指整个逻辑系统)处于 二号状态，如果接下来的执行指令中含有一个立 即值(侦测到立即值的栏位)时，机器就从第二状 态转成四号状态，并且也可以进一步定义进入第 四状态后的接续动作。因此PLA等于扮演(晶片) 系统内含的逻辑状态图(statediagram)角色。
精选课件
6
可编程逻辑阵列应用
触发器Q非输出经过一个互补缓冲器反馈到与阵 列输入端上。
输出三态缓冲器由公共控制线控制。 用途：组成各类时序逻辑电路。 这种结构的产品有PAL16R4、 PAL16R8 等。
可编程逻辑器件的发展
可编程逻辑器件的发展80年代中期以来，ASIC得到广泛的重视与应用。
虽然ASIC的出现降低了产品的生产成本，提高了系统可靠性，减少了产品的物理尺寸，但是其依旧存在着一些弊端。
ASIC芯片都必须到IC厂家去加工制造，同时其设计制造周期长，且一旦有了错误，需重新修改设计和制造，成本和时间大大增加。
基于此，诞生了可编程逻辑器件，其是ASIC的一个重要分支。
可编程逻辑器件高速发展，继续向更高密度，更大容量迈进，低密度PLD依然走俏，同时其向低电压，低功耗的方向发展，IP核也得到进一步的发展。
可编程逻辑器件可以分为CPLD和FPGA。
1CPLD的发展与特点CPLD在80年代中期由Altera公司推出，其结构类似于PAL。
早期的可编程逻辑器件由可编程逻辑器件(PLD)发展到可编程阵列逻辑(PAL)，再到可编程逻辑阵列(PLA)，再到通用阵列逻辑(GAL),最终发展到CPLD。
PLD是最早的可编程逻辑器件，它包含两个基本部分：逻辑阵列和输出单元。
逻辑阵列是用户可编程的部分，它由“与”矩阵、“或”矩阵及反相器组成；输出单元的作用是使设计者能改变PLD的输出结构。
输入信号通过“与”矩阵组合成为乘积项，这些乘积项在“或”矩阵中相加，经输出单元或宏单元输出。
PLD 器件包括4中基本类型：PROM,PLA,PAL,GAL。
1.1 PROMPROM类型下与阵列是固定的，不需编程，灵活性较差。
而大多数逻辑阵列函数不需要使用输入的全部可能组合，这就使得PROM的与阵列不能充分利用，造成浪费。
为了增大芯片容量，与阵列可以做得很大，但阵列越大，开关延迟时间越长，速度越慢。
从而产生了PLA结构。
1.2 PLAPLA中包含一个可编程连接的“与”矩阵和一个可编程连接的“或”矩阵，为了减小阵列规模，提高器件速度，与阵列不采用全译码式，与门个数小于2的n次方。
PLA器件除了实现组合逻辑外，还可实现时序逻辑。
其对于逻辑功能的处理比较灵活，但处理逻辑功能较简单的电路时比较浪费资源，相应的编程工具话费也较大。
pld名词解释
pld名词解释
PLD，全称为可编程序逻辑器件(Programmable Logic Device)，
是一种可以根据用户需求进行逻辑功能定制的集成电路。
它是一种非
常常见的数字电路设计器件，常用于数字电路设计中。
PLD主要有两种：可编程逻辑阵列（PAL）和可编程数组逻辑器件（PLA）。
可编程逻辑阵列（PAL）是一种基于石英门阵列的PLD。
它采用布尔逻辑和存储单元来构建逻辑门，并可以通过编程关闭或打开某些逻
辑门，以达到不同的逻辑功能。
PAL在设计时需要根据应用需求进行定制，可以达到相对较高的性能和速度。
可编程数组逻辑器件（PLA）也是一种常用的PLD。
它由多个可编程门阵列（PGA）和输出逻辑阵列（OLA）组成。
PGA主要用于组合逻辑功能的实现，而OLA用于时序逻辑的实现。
PLA的优点在于可以实现复杂的逻辑功能，并可以在运行时修改逻辑功能，同时具有较高的灵活
性和易设计性。
PLD的优点在于可以提高数字电路的可重复用性、可维护性和可
扩展性。
它们比较便宜，同时也比较简单，可以轻松地在现有的电路
板上添加或调整逻辑功能。
由于PLD的配置和设计可以在软件中完成，可以方便地集成到大型系统和嵌入式系统中。
PLD已经成为了设计数字逻辑的有力工具，广泛应用于数字通信、计算机硬件、工业自动化、
汽车电子等领域。
pal,pla,gal
PAL的输出结构
固定输出结构
固定输出结构是可编程器件中最简单的输出结构，其输出 就是或阵列的输出，其可以实现简单的组合逻辑电路的功 能，如下图所示：
异步I/O输出结构
上面简单的固定输出结构只能实现简单的组合逻 辑功能，如果希望实现其输出端既可以当输入使用， 又可以作为输入端正使用，这时上面电路就无法实 现了，这时须用异步I/O结构的输出结构。其图如下 图所示。
1 1 1 1
1
1
1 1 1
1 1
1
10
1 1 1
1
Y0 D' C ' D' B'
Y2 DC DBA
Y1 D' CB DC ' B' DC ' A'
这是一组具有四输入变量，三输出端的组合逻辑函数。 用PAL器件实现，应选四个以上输入端，三个以上输出端的器 件，且至少有一个输出含有三个以上的乘积项。所以可选择 PAL14H4。然后按表达式进行编程即可。
1
1 1 0 0 0 0 0
0
0 0 1 1 1 1 1
0
0 0
1
1 1
0
0 1
0
1 0
1
1 0
0
0 1
0
0 0
0
1
1出表达式：
Y0 (0,1,2,3,4,5)
Y1 (6,7,8,9,10) Y2 (11,12,13,14,15)
卡诺图化简：
Y0 BA L
DC 00 01 11 10 00 01 11 10 L Y1 BA DC 00 01 11 10 00 01 11 10 L Y2 BA DC 00 01 11 00 01 11 10
PLD简介
PLD一、概述PLD（programmable logic device)--可编程逻辑器件：PLD是做为一种通用集成电路生产的，他的逻辑功能按照用户对器件编程来高定。
一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。
这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。
二、分类目前和平和使用的PLD产品主要有：1、现场可编程逻辑阵列FPLA（field programmable logic array);2、可编程阵列逻辑PAL（programmable array logic);3、通用阵列逻辑GAL（generic array logic);4、可擦除的可编程逻辑器件EPLD（erasable programmable logic device);5、现场可编程门阵列FPGA（field programmable gate array)。
其中EPLD和FPGA的集成度比较高。
有时又把这两种器件称为高密度PLD。
三、发展历程早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。
由于结构的限制，它们只能完成简单的数字逻辑功能。
其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件，它能够完成各种数字逻辑功能。
典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。
这一阶段的产品主要有PAL和GAL。
PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。
PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM 技术。
还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。
EDA作业
1.简单PLD器件包括哪几种类型的器件？他们之间有什么相同点和不同点？答：PLD器件一般可分为4种：PROM、PLA、PAL、GAL器件相同点：简单PLD的典型结构是由与非门阵列、或门阵列组成，能够以“积之和”的形式实现布尔逻辑函数，因为其任意一个组合逻辑都可以用“与或”表达式来描述，所以能够完成大量的组合逻辑功能，并且具有较高的速度和较好的性能。
不同点：PROM：（1）与阵列固定，或阵列可编程（2）当输入的数目太大时，器件功耗增加，巨大阵列开关时间也会导致其速度缓慢，但其价格低，易于编程，没有布局、布线问题，性能完全可以预测。
PLA：（1）与阵列和或阵列都可编程（2）由于与阵列可编程，使得PROM中由于输入增加而导致规模增加的问题不复存在，从而有效地提高芯片的利用率，其用于含有复杂的随机逻辑值换的场合是较为理想，但其慢速特性和相对高的价格妨碍了它被广泛使用。
PAL：（1）或阵列固定，与阵列可编程（2）与阵列可编程特性使输入项可以增多，而固定的或阵列又使器件得以简化。
在这种结构中，每个输出是若干乘积项之和，乘积项数目有时固定的。
其结构对于大多数逻辑函数是有效的，同时此结构也提供了较高的性能和速度,一度成为PLD发展史的主流。
GAL：其吸收先进的浮栅技术，并与CMOS的静态RAM结合，成了E2PROM 技术，从而使GAL具有了可电擦写、可重复编程、可设置加密功能。
GAL的输出可由用户来定义，他的每个输出端都集成着一个可编程的输出逻辑宏单元。
2.Altera公司MAX7000系列CPLD有什么特点？MAX7000系列是高密度、高性能的CMOS CPLD，采用先进的0.8umCMOS EEPROM技术制造，它提供600~5000可用门，引线端子到引线端子的延时为6ns，计数器频率可达151.5MHz，它主要有逻辑阵列块、宏单元、扩展乘积项、可编程连线阵列和I/O控制模块组成。
PLD、PLA、PAL及GAL
教学要求：了解PLD器件的描述方法和分类，了解PLD器件的基本结构，掌握可编程逻辑器件的基本工作原理和基本应用方法教学学时：4教学重点：PLD器件的基本结构，基本工作原理第十章可编程逻辑器件背景：以前学习了各种数字器件，如各种门电路、触发器、MSI计数器等，其逻辑功能固定不变。
理论上用这些器件可以实现任何复杂的数字系统，但需要大量的芯片及芯片连接，且功耗大，体积大，可靠性差。
而用PLD器件来设计一个数字系统，可以弥补上述缺陷。
PLD的出现改变了传统的数字设计方法，用户通过定义器件内部的逻辑和输入输出引脚，将原来由电路板设计完成的大部分工作放在芯片设计中进行，把一个数字系统集成在一片PLD器件上。
由于引脚设计的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度。
可编程逻辑器件是实现数字系统设计的理想器件。
PLD器件开发软件可根据设计需要自动进行逻辑电路设计输入、编译、逻辑划分、优化和模拟，得到一个满足设计要求的PLD编程数据（熔丝图文件.JED），逻辑功能模拟通过后，需将PLD编程数据下载道编程器，编程器将编程数据写入PLD器件。
使PLD器件具有设计所要求的逻辑功能。
10.1PLD的基本结构包含两个基本部分：一是逻辑阵列，由与阵列、或阵列和反向器构成，可实现任何组合逻辑。
二是输出单元或宏单元。
设计者可以自己组配其输出结构，直接输出就是组合逻辑，通过寄存器输出可以实现时序逻辑。
以“与/或”阵列为基础的包括四种基本类型：PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL10.2PLD的表示方法（符号）PLD结构与通常的TTL有很大的不同，表示方法也不同。
1）缓冲电路如图10.2.12）与门、或门及连接形式。
如图10.2.2，10.2.3。
3）多路选择器。
如图10.2.410.3PLD的分类10.3.1 PLD的集成度分类：1）低密度PLD（LDPLD）：以上四种以与或阵列为基础的器件。
可编程逻辑器件及应用 基质
可编程逻辑器件及应用基质一、可编程逻辑器件的概念可编程逻辑器件（Programmable Logic Device，PLD）是一种基于半导体技术的数字电路集成电路，它可以通过编程改变其内部电路的功能。
PLD广泛应用于数字系统中，如计算机、通信设备、工业控制等领域。
二、PLD的分类1. PAL（Programmable Array Logic）：PAL是最早出现的PLD，由AND阵列和OR阵列组成，具有较高的速度和密度。
2. PLA（Programmable Logic Array）：PLA是由AND阵列和OR 阵列以及可编程连接矩阵组成，具有更高的灵活性和可编程性。
3. GAL（Generic Array Logic）：GAL是一种低功耗、高速度、低成本的PLD，具有与PAL相似的结构。
4. CPLD（Complex Programmable Logic Device）：CPLD是由多个可编程逻辑单元（Macrocell）组成的PLD，具有更高的集成度和灵活性。
5. FPGA（Field-Programmable Gate Array）：FPGA是一种基于可重构逻辑单元实现数字电路功能的高级PLD，具有极高的灵活性和可重构性。
三、 PLD应用1. 数字系统设计在数字系统设计中，可以使用PLD来实现逻辑门电路、计数器、状态机等功能，从而简化设计流程和提高系统性能。
2. 工业控制PLD可以用于工业控制领域中的逻辑控制、运动控制、传感器接口等方面，提高系统的可靠性和精度。
3. 通信设备PLD可以用于通信设备中的数据处理、协议转换、时序控制等方面，提高系统的速度和稳定性。
4. 汽车电子PLD可以用于汽车电子中的发动机控制、车载娱乐、安全系统等方面，提高汽车的性能和安全性。
5. 医疗设备PLD可以用于医疗设备中的信号处理、图像处理、数据采集等方面，提高医疗设备的精度和可靠性。
四、基质（Array）技术基质技术是PLD中最重要的技术之一，它是指将不同类型的逻辑单元组合在一起形成一个可编程逻辑阵列。
可编程逻辑器件的分类
2.1 可编程逻辑器件的分类2.1.1 可编程逻辑器件按集成度分类集成度是可编程逻辑器件的一项很重要的指标，如果从集成密度上分类，可分为简单可编程逻辑器件(SPLD)和高密度可编程逻辑器件(HDPLD)。
通常将PROM 、PLA 、PAL 和GAL 这四种PLD 产品划归为简单可编程逻辑器件，而将 CPLD 和FPGA 统称为高密度可编程逻辑器件，如图2-1所示。
图2-1 可编程逻辑器件按集成度分类2.1.2 可编程逻辑器件的其他分类方法目前常用的可编程逻辑器件都是从“与-或阵列”和“门阵列”两类基本结构发展起来的，所以又可从结构上将其分为两大类:(1) PLD 器件——基本结构为与或阵列的器件。
(2) FPGA 器件——早期的基本结构为门阵列，目前已发展到逻辑单元(包含了门、触发器等)阵列。
PLD 是最早的可编程逻辑器件，它的基本逻辑结构由与阵列和或阵列组成，能够有效地实现“积之和”形式的布尔逻辑函数。
FPGA 是最近10年发展起来的另一种可编程逻辑器件，它的基本结构类似于门阵列，能够实现一些较大规模的复杂数字系统。
PLD 主要通过修改具有固定内部电路的逻辑功能来编程，FPGA 主要通过改变内部连线的布线来编程。
所有的CPLD 器件和FPGA 器件均采用CMOS 技术，但它们在编程工艺上有很大的区别。
如果按照编程工艺划分，可编程逻辑器件又可分为四个种类：(1) 熔丝(Fuse)或反熔丝(Antifuse)编程器件。
PROM 器件、Xilinx 公司的XC5000系列器件和Actel 的FPGA 器件等采用这种编程工艺。
(2) U/EPROM 编程器件，即紫外线擦除/电可编程器件。
大多数的FPGA 和CPLD 用这种方式编程。
(3) E2PROM 编程器件，即电擦写编程器件。
GAL 器件、ispLSI 器件用这种方法编程。
(4) SRAM 编程器件。
Xilinx 公司的FPGA 是这一类器件的代表。
可编程逻辑器件PAL和通用逻辑阵列GAL电子技术
可编程规律器件PAL和通用规律阵列GAL -电子技术一、可编程阵列规律器件PALPAL接受双极型熔丝工艺，工作速度较高。
PAL的结构是与阵列可编程和或阵列固定，这种结构为大多数规律函数供应了较高级的性能，为PLD进一步的进展奠定了基础。
（一）PAL的基本结构PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商依据实际设计状况大致估量确定。
PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。
1. 专用输出基本门阵列结构2. 可编程I/O输出结构可编程I/O结构如下图所示。
3. 寄存器型输出结构：也称作时序结构，如下图所示。
4. 带异或门的寄存器型输出结构：有些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。
如由8个寄存器型输出结构组成的PAL器件命名为PAL16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。
（二）PAL16L8的使用PAL的例题请同学参看图7-35、图7-36和例6。
应用PAL16L8设计组合规律电路，主要步骤是将输出和激励写成最简与或表达式，然后确定PAL16L8的引脚和编程。
目前能够支持PAL的编程软件已相当成熟，芯片应用也很普及，但是由于其集成密度不高、编程不够机敏，且只能一次编程，很难胜任功能较简单的电路与系统。
二、通用阵列规律GAL器件接受E2CMOS工艺和机敏的输出结构，有电擦写反复编程的特性。
与PAL相比，GAL的输出结构配置了可以任意组态的输出规律宏单元OLMC（Output Logic Macro Cell），GAL和PAL在结构上的区分见下图：（一）GAL器件结构和特点GAL器件型号定义和PAL一样依据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以转变的一般型1. GAL16V8的基本结构（下图）3. 输出规律宏单元OLMC组态输出规律宏单元由对AC1(n) 和AC0进行编程打算PTMUX、TSMUX、OMUX和FMUX的输出，共有5种基本组态：专用输入组态、专用输出组态、复合输入/输出组态、寄存器组态和寄存器组合I/O组态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与系统
光电工程学院 电子电路教学中心
1
第十章 可编程逻辑器件
一、概念 二、开发环境 三、开发过程
第一节 PLD的基本结构
一、PLD实现各种逻辑功能的依据
二、PLD的总体结构
2
第二节 PLD的表示方法
一、缓冲电路 二、与门、或门及连接表示
三、多路选择器
第三节 PLD的分类
一、PLD的集成度分类 二、 PLD的制造工艺分类
琐的布局布线中解脱出来。
11
※编程文件 有 编 程 器 目 标 文 件 (.POF) 、 SRAM 目 标 文 件
(.SOF)、JEDEC文件(.JED)、十六进制(Intel 格式 ) 文件 (.HEX) 、 Tabular 文本文件 (.TTF) 、 串行位流文件(.SBF)等。
12
第一节 PLD的基本结构
一、 专用输出结构
或门结构：高电平有效※ 输出端 或非门结构：低电平有效 互补输出结构
※给定
I2I1I0=000 ，则包含 m0的Qi 端输出“1”，
否则，输出0。
29
二、可编程输入/输出结构
通过编程确 定EN的值
为1，作输出端 为0，作输入端
三、寄存器输出结构
(2) PLA(Programmable Logic Array)
20世纪 70年代初。 与阵列、或阵列都可编程。 (3) PAL(Programmable Array Logic) 20世纪70年代末 。 与阵列可编程，或阵列固定。 (4) GAL(Generic Array Logic )
大部分与阵列可编程，或阵列固定。 20世纪80年代初。
单元功能强大，一般的逻辑在单元内即可
实现； ②FPGA逻辑逻辑单元小(输入变量通常4~8个，
输出1~2个)，逻辑功能弱，如要实现一个较
复杂的功能，需要几个单元组合起来才能完
成。
21
(2)逻辑单元间的互连 ①CPLD：集总式 ，其特点是总线上任意一对输 入端与输出端之间的延时相等，且是可预
测的。 ②FPGA：分布式，其特点是互连方式较多，有 通用互连、直接互连、长线等方式。实现 同一个功能可能有不同的方案，其延时是
④反馈多路选择器(FMUX)
1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0
I/O（n） Q 来自邻级输出(m) 12、19号OLMC中的FMUX：
AC0 AC1(m) AC1(n)
AC0为SYN，AC1(m)为SYN。
42
表10.6.1 FMUX的控制功能表 AC0* AC1(n) AC1(m)* 1 1 0 0 1 × × × 1 反馈信号来源 本单元触发器Q端 本单元I./O端 邻级(m)输出
=1 1 EN
1
1
XOR(n) NC CLK NC OE
来自邻级 输出(m)
AC1(n)=0，即 AC1(12)= AC1(19) = 0。
48
②其它6个OLMC(n =13～18)有4种工作模式
CLK OE
NC
NC 1 EN
至另一 个邻级
1 NC NC
来自邻级 输出(m)
CLK OE
(a)专用输入模式 AC1(n)=1，AC1(m)=1
19
2.高密度可编程逻辑器件(HDPLD:High-Density PLD) (1)CPLD (Complex PLD) 20世纪 80年代中。 (2) FPGA(Field Programmable Gate Array)
20世纪 80年代中。
20
两者的区别： (1)逻辑单元 ①CPLD逻辑单元大(通常其变量数约20～28个)，
作为输出端。
40
二、输出逻辑宏单元（OLMC）
1. OLMC的结构：
(1)8输入的或门
高电平有效
(2)异或门：控制输出信号的极性
(3)DFF
低电平有效
(4)4个多路选择器
①乘积项多路选择器(PTMUX — Product Term
Multiplexer)
41
②三态多路选择器(TSMUX) ③输出多路选择器(OMUX)
不等的。而且一般情况下比CPLD大。
22
B
A
C
集总式互连
A B
C
分布式互连
23
(3)编程工艺
①CPLD：通常采用EPROM、E PROM、Flash工
艺。
2
②FPGA：通常采用SRAM、反熔丝(Actel 公司)
工艺。
24
二、 PLD的制造工艺分类
1.一次性编程的PLD （熔丝、反熔丝工艺） 2.紫外线可擦除的PLD(EPLD) （EPROM工艺）
用特定的综合选项来充分利用其结构特点。 ※网表文件 (Netlist) 包含综合后的功能信息和定时信息。
9
※功能仿真(Simulation ) 使用网表文件，对一个设计进行功能仿真。
※ 定时分析(Timing Analysis)
能计算设计中点到点的延时，确定在器件引脚上
要求的上升和保持时间，估计最大时钟频率。
3.OLMC的配置
三、行地址结构
5
第十章 可编程逻辑器件
一、概念
PLD 利用EDA工具 ASIC
PLD: Programmable Logic Device； ASIC:Application Specific Integrated Circuit； EDA:Electronics Design Automation； CAD:Computer Aided Design； CAA:Computer Aided Analysis； CAT:Computer Aided Test ；
20min ,几十次。
2 3.电可擦除的PLD(EEPLD) （E PROM、Flash工艺）
10ms,上千次。 4.采用SRAM结构的PLD（SRAM工艺） 无限次。
25
第四节 可编程逻辑阵列 PLA
一、PLA基本结构
A
D
1
2
1 1 1
输 入 电 路
&
B C
与 阵 列
≥1
或 阵 列
F1 F2 F3
一、PLD实现各种逻辑功能的依据 二、传统PLD的总体结构
输入项 乘积项 和项
外部 数据 输入
输入 电路
与 阵列
或 阵列 反馈
输出
电路
数据 输出
…
…
图10.1.1 传统PLD的总体结构
13
第二节 PLD的表示方法
一、缓冲电路 二、与门、或门及连接表示 三、多路选择器
14
A
1
3
A A
图10.2.1 PLD输入缓冲电路
6
二、开发环境
1.PLD开发软件
Altera MAX+Plus II;
Xilinx Fundation 3.1i;
Lattice ISP Synario System. 2.PLD开发硬件 编程器（编程电缆）； PC机（或工作站）。
7
三、开发过程
Simulation Timing Analysis
33
输 入 行
C LO C K
O E
& ≥1
1D C1
1
EN
Q
I
1
1
图10.5.4 寄存器输出结构
34
输 入 行
C LO C K
O E
&
1
=1
1D C1
1
&
1
Q
EN
I
11
1
图10.5.5 异或输出结构
35
第六节 通用阵列逻辑 GAL
一、GAL16V8总体结构
20个引脚的器件； 8个输入缓冲器 ； 8个输出反相器； 8个输出反馈/输入缓冲器； 1个时钟输入缓冲器；
图10.4.1 PLA的基本结构
26
二、PLA应用举例
例 用PLA器件实现函数
F2 ( A2 , A1 , A0 ) m(0,2,3,4,7)。
解 用PLA器件实现，需3个输入端，2个输出端。 用卡诺图法化简，得出F1、F2的最简与或式：
F1 ( A2 , A1, A0 ) m(3,4,6,7),
49
Ⅱ
CLK
NC
OE NC
1
EN
1
NC
CLK NC OE
AC1(n)=1，AC1(m)=0
50
CLK NC
OE
NC Vcc
Ⅰ
CLK NC
OE
NC Vcc
1
1 =1
EN
1
1 =1
EN
1
XOR(n)
NC
NC CLK NC OE
XOR(n)
1
NC CLK NC OE
10
※适配 (Fitting) 运用试探规则，在一个或多个器件（即多器件
划分(Multi-device Partitioning),一个设计太
大，无法用单个器件来实现，可将一个设
计分成同系列的多个器件，在使器件间通 信的引脚数最少的同时，尽可能把一个设 计用最小数量的器件来实现）中选择最好 的实现方案。这种自动试配将设计者从繁
3
第四节 可编程逻辑阵列 PLA
一、PLA基本结构 二、PLA应用举例
第五节 可编程阵列逻辑 PAL
一、 专用输出结构 二、可编程输结构
4
第六节 通用阵列逻辑 GAL
一、GAL16V8总体结构 二、输出逻辑宏单元（OLMC）