两级运放设计实例
实验三 两级运放原理图设计及仿真
• 参考过程：
(1)选取电路结构； (2)确定工作点：由功耗、增益等要求选取各支路的工作电流； 如参考电路2:
g m 2 Cox (W / L ) I DS / 2 1 1 ro go I DS
压摆率：SR = M1过驱动电压 × 单位增益带宽 (3)确定MOS尺寸
(4)仿真验证
静态功耗≤5mW 电源电压:|1.8V|±10%; 工作温度范围 -20～80℃; 工艺：SMIC 0.18um CMOS
输出摆幅≥ ±1V;
失调≤ ±10mV; 噪声≤ 200(1kHz时);
参考电路1：
VDD M3 x iref vin1 M1 Vn Id5 M8 3 M5 M2 vin2 CL M7 y M4 M6
实验报告： 描述设计仿真过程；
描述参数估算过程； 描述性能参数仿真过程及结果，并进行分析；
• 设计指标要求：
开环增益≥60dB; 单位增益带宽≥50MHz; 摆率(Slew Rate)≥ 5V/us; 相位裕度≥50 ICMR ≥ ±0.8V; CMRR ≥50dB; PSRR ≥50dB;
实验三 两级CMOS运放的原理图设计及仿真
Hale Waihona Puke 验目的： 掌握采用cadence实现模拟IC原理图设计的方法； 掌握集成运算放大器设计的参数估算方法； 掌握集成运算放大器主要参数的仿真方法；
两级运放实验报告
基本两级运放设计一、实验要求电源电压2.7V，CMR在0.2—1.5v之间，增益大于80db，转换速率大于10v/us，单位增益带宽大于10M，输出电压范围0.3v—2.4v之间。
二、实验目的1.掌握PSPICE的仿真2.熟悉两级放大器的原理三、实验原理下图是基本两级运放的结构图：图1 基本两级运放结构图两级运放将增益与摆幅分开考虑，第一级采用在基本差分放大器来提供高的增益，第二级采用简单的共源级结构以提供大的摆幅。
电路原理图如图2所示：图2 基本两级运放电路原理图● 输入共模电压范围：由M1管饱和条件SD on V V ≥，得到：2112(||)||CC incm TP on on incm CC TP on on V V V V V V V V V V -++⇒---≥≤由M2管饱和条件SD on V V ≥，得到：66||||GS incm TP incm GS TP V V V V V V +⇒-≤≥取150.2V on on V V =，，||0.67V TP V =,0.45V TN V =输入共模电压范围为：0V 1.63V incm V ≤≤● 输出摆幅：由M6管和M7管的饱和条件DS on V V ≥，得到76on out CC on V V V V -≤≤取670.2V on on V V ==，得到输出摆幅为：0.2V 2.5V out V ≤≤四、实验步骤1、 增益带宽仿真电路图如图3所示：图3 增益带宽仿真电路图通过给定的偏置电流值设置好各个MOS 管和晶体管的参数，然后对整个电路进行交流仿真（AC Sweep ），得到仿真曲线图如图4所示：图4 交流仿真波特图从上图中，可以看出，该电路的增益81.3d A dB =，带宽为1.04K ，单位增益带宽11.6GB MHz =，相位余度为62°。
2、 输出电压摆幅在运放同向输入端叠加一个交流信号源，然后对信号源进行直流扫描（DC Sweep ），得到如图5所示的仿真曲线图。
复旦大学模拟电路二级运放实例
3.6.1 定义 ........................................................................................................ 16 3.6.2 两级运放的 CMRR .................................................................................. 17 3.7 电源抑制比（PSRR） ................................................................................ 18 3.7.1 定义 ........................................................................................................ 18 3.7.2 两级运放的 PSRR ................................................................................... 19 3.8 转换速率（Slew Rate） ............................................................................. 21 3.8.1 定义 ........................................................................................................ 21 3.8.2 两级放大器的 Slew Rate ......................................................................... 22 3.8.3 单位增益带宽 GBW 和压摆率 SR............................................................ 23 3.9 噪声 ............................................................................................................ 24 3.9.1 低频噪声 ................................................................................................. 24
两级运算放大器设计文档-20150116
点，使补偿后的运放只有一个极点。这就要求：
fZ
1
2
CC
(
g
m
1 6
RZ
)
gm6
2 CL
RZ
CC CL gm6 CC
(b) 消去零点。即将零点移至无穷远处。这就要求
gm6Rz 1
(c) 将零点移到左半平面略大于 GBW 的位置。一般为 1.2 倍 GBW 处（why？）， 原因：1,2GBW 处的零点既不影响幅度特性，又能很好地贡献相位裕度。
=
������������ ������������
=
������������1 2������������������
=
������������1 ������������1
������������1
1 2������������������
（5）
B 相位补偿分析：
如图 1 电路，加入一个与 Cc 的串联电阻之后，电路的零点变为：
第六章 仿真
6.1 直流增益、带宽和相位裕度
结果说明
A1 A2 增益 3dB带宽 增益带宽积 相位裕度
16.64 20.8 50.8dB 4.2MHZ 1.88GHZ 62deg
仿真结果图示
6.2 偏置电路设计：
注：此电路没有做输入偏置，后续工作应做一个 342mv 的偏置供输入。
放大器 symbol 测试
W 502.392u 502.392u 155.416u 155.416u 342.083u 104.154u 849.32u 306.99u
5.4 计算&仿真参数
DC参数 Vout Vp Vgs1 Vgs2 id1 id2
100db二级运放的设计
高增益二级运放的设计重庆邮电大学重庆国际半导体学院年级：2011级班级：1611101姓名：王强引言相对与数字集成电路的规律性和离散性，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。
但这并不适用于模拟电路设计。
一般来说，模拟电路设计仍然需要手工进行。
因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。
运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。
各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。
伴随者每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题。
运算放大器的设计可以分为两个较为独立的两个步骤。
第一步是选择或搭建运放的基本结构，绘出电路结构草图。
一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。
一旦结构确定，接着就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，这个步骤包含了电路设计的绝大部分工作。
为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。
然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。
但要记住，手算是绝对必需的！通过手算，可以深入的理解电路，对于设计多边形法则也可以更好进行权衡和把握。
电路分析图1.1M1M2M3M4M5M6M7M8M9M10M11M12Vin+Vin-VoutVin1IssGNDVDD电路结构最基本的CMOS 二级米勒补偿运算放大器的结构如图1.1所示。
主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。
电路描述输入级放大电路由M 1～M 8组成。
M 1和M 2组成NMOS 差分输入对， 差分输入与单端输入相比可以有效抑制共模信号干扰。
输出级放大电路由M 9、M 10组成。
M 9为共源放大器，M 10为其提供恒定偏置电流同时作为第二级输出负载。
两级CMOS运算放大器设计
从CC和GB的表达式来确定输入晶体管的跨导，可以用下面方程来计算跨导gm2
gm2 GB CC
从而可直接求得输入晶体管M2的宽长比
W L2
gm22 K2` I5
西安电子科技大学
两级CMOS运算放大器的设计步骤（3）
下面利用共模电压范围（低电平）计算M5的饱和电压：
VDS5 Vin(min)I51VT1(max) 若VDS5＜100mV，则可能会使(W/L)5过大，这是不可接受的。若VDS5＜0V，则 说明所确定的共模范围CMR的技术规范太严了。为此，我们可以减小I5或增加 (W/L)1。注意，应考虑条件改变后对前面设计步骤的影呐。这样反复迭代，直 到获得满意的结果。由求得的VDS5及(W/L)5为
↓1/2
↑1/2
↑
L
W/L
↑
↑1/2
M7 补偿电容 CC
L
↑
增大GB
↑1/2
↑1/2
↓
增大RHP零点
↑1/2
↑1/2
↓
增大SR
↑
↓
增大 CL
↑
在完成以上计算和设计后，可以采用Spice仿真软件进行仿真验证。
西安电子科技大学
四、两级运放的仿真和测试
仿真是对设计的细化和验证，对精度的提高，对 性能的优化，是一个主次逼近理想值的过程。
运放平衡时有：I5=I6=I7，因此可得：
W L7
WL5
I6 I5
最后检查运放的总增益和运放功耗：
AV I522g3m 2Ig6m 667
如果增益太低，许多参数还可再做调整。
西安电子科技大学
运放的性能与器件、电流之间的关系
漏极电流
M1和M2 M3和M4 M6
CMOS 两级运算放大器设计
第一章 概述
本设计要完成的电路如图 1 所示。该运放采用两级结构，第一级是差分对输入，镜 像电流源作负载，第二级是共源输入，电流源负载。由于两级结构至少有两个极点，相 位偏移达到至少 180°，因此用密勒电容进行补偿，同时为增大相位裕度，在密勒电容 前串接一个电阻，此处用 MOS 管实现，来引入一个零点，增大相位裕度。偏置电路采 用微电流源，或恒 Gm 偏置，使偏置不受电源的影响。本设计电源电压采用 5V，负载 电容 3pF。
1
M1 VN
M2 VP
2
3
M3
M4
GND 图 3 第一级等效电路
图 4 第一级小信号等效电路
由图 4 得第一级共模增益
− 1 || ro3,4
Acm1 ≈
2gm3,4 2
1 2 g m1,2
+
ro5
≈− 1
gm1,2
1 + 2gm1,2ro5 gm3,4
两级运放的 CMRR 与第一级的 CMRR 相等，故
0.9(VDD-VSS)]
静态功耗 开环直流增益 单位增益带宽
≤ 2mW ≥ 80 dB Maximize
相位裕量 转换速率 共模抑制比 负电源抑制比 等效输入噪声
≥ 60 degree ≥ 30 V/us ≥ 60dB ≥ 80dB ≤ 300 nV/rt Hz@1KHz
第 2 页 / 共 26 页
+ RO (Cc
+ CL )⎤⎦ +1
其中 ξ = CECc + CECL + CcCL
在 CE << Cc ,CL 时，两个极点分别为
( )( ) ( ) ( ) ( ) ϖ p1 = RS
两级全差动运算放大器的设计
华中科技大学IC课程设计两级全差动运算放大器的设计年级:学号:姓名:专业:指导老师:二零一一年十二月摘要应用0.18umCMOS工艺，设计了一个放大倍数为86dB、单位增益带宽为360MHz、负载为1pF的两级全差动运算放大器。
可以满足一定的高速度、高精度的指标。
两级分别由一个差分的共源放大器和一个折叠式放大器组成。
通过运用差动输出代替普通两级运算放大器的单端输出，从而提高了输入动态范围、抑制共模信号和噪声的能力等性能。
因此，优于一些传统的两级运算放大器。
关键词：全差动运算放大器；共源放大器；折叠式放大器AbstractA fully differential operational amplifier with a DC-gain of 86dB and a gain-bandwidth of 360 MHz has been implemented in a 0.18um CMOS process.It can satisfy the index of high speed and high precision.And the two level is respectively made up of a common-source amplifier and a Folding amplifier.Therefore,it is better than some of the traditional operational amplifier.Keywords:fully differential operational amplifier; common-source amplifier; Folding amplifier目录摘要 (1)Abstract (2)1.引言 (4)2. 两级全差动运算放大器设计要求 (4)3. 电路分析与设计 (4)3.1.第一级运算放大器设计 (5)3.1.1第一级差模电压增益 (6)3.1.2.共模电压输入范围 (6)3.1.3.第一级增益带宽积GBW (7)3.1.4.第一级MOS管宽长比 (7)3.1.5.第一级仿真结果 (7)3.2.第二级运算放大器设计 (8)3.2.1.第二级差模电压增益 (9)3.2.2.偏置电压与偏值电流 (9)3.2.3.增益带宽积与负载电容 (9)3.2.4.第二级MOS管宽长比 (9)3.2.5.第二级仿真结果 (10)3.3.两级联仿 (10)3.3.1.差分压摆率 (11)3.3.2.静态功耗 (11)3.3.3.等效输入参考噪声 (11)3.3.4.相角裕度 (12)3.3.5.两级联仿结果 (13)4. 结论 (13)致谢 (14)参考文献 (14)心得体会 (15)1.引言随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
等效输入噪声
19
非主极点确定M6
20
失调电压关系
21
确定M5，M7
22
偏置部分与频率补偿
23
偏置部分与频率补偿
24
偏置部分与频率补偿
25
Hspice仿真调试运放
1） .OP分析 在Spectre中，直接用DC 工作点分析就 可以得到，验证运放是否满足功耗要求。 在后续各项运放性能仿真中，将Hspice 仿真方法转为Spectre仿真方法。
26
失调电压分析 offset
27
共模输入电压范围
28
动态输出范围
29
交流小信号分析
30
共模抑制比
31
转换速率SR
将输出端全部反馈回反相输入端， 即将运放接成单位增益放大器，然后 在同相输入端分别加正、负阶跃脉冲， 进行瞬态分析，即可得到Slew Rate的 值。 vin1 vi2 gnd pulse 0 5v 1us 0 0 1us 2us vin2 vi1 5 0 .tran 1ns 3us 测得SR为35V／us。
32
等效输入噪声
33
设计结果小结
34
35
3
设计分析——开环增益Av
4
频率特性和相位补偿
5
频率特性和相位补偿
6
频率特性和相位补偿
7
频率特性和相位补偿
8
频率特性和相位补偿
9
频率特性和相位补偿
10
频率特性和相位补偿
11
等效输入噪声
12
转换速率 Slew rate (SR)
13
输入失调电压
14
偏置电路
15
偏置电路
16
偏Hale Waihona Puke 电路两级运放设计贾海珑 2010.10 Email:hljia@ Email:hljia@
1
典型CMOS运放
2
指标(Spec)
●管子长度≥ 0.8 µm ●管子宽度≥ 1 µm ●面积≤ 10000 µm2 ● 负载电容= 3 pF ●共模输入电压固定在（VDD + VSS）/2 ●输出动态范围[0.1(VDD-VSS), 0.9(VDD-VSS)] [0.1(VDD-VSS), ●静态功耗≤ 2mW ●开环直流增益≥ 80 dB ●单位增益带宽≥ 40 MHz ●相位裕量≥ 60 degree ●转换速率≥ 30 V/us ●共模抑制比≥ 60dB ●负电源抑制比≥ 80dB ●等效输入噪声≤ 300 nV/ HZ @1KHz ●输入失调电压≤ 0.5 mV
17
手工计算
给定运放工作的正电源电压为5V，负电源 电压为0V。由设计指标的要求，静态功耗不大 于2mw，所以电源提供的总电流必须不大于 400uA。首先进行电流分配：偏置电路各分配 400uA 10uA；将第二级分配尽可能大的电流，定为 290uA；剩余的90uA分配给第一级电路。并且 这样的分配可以保证在Cc小于3pf的时候满足 SR不小于30V/uS的要求。具体的设计，先从等 效输入噪声入手。