实验三74ls139译码器实验
VHDL期末实验报告
班级：2009211411 学号：09211999 姓名：陈东东2-4线译码器功能测试（用74LS139芯片）1.实验目的：利用译码器把译码器输入的高低电平的信号翻译成一个对应的状态信号的逻辑功能，把输入的2位二进制信号转换为4个代表代码原意的状态信号。
2.实验内容和实验原理：利用74LS139芯片实现2-4线译码器功能，即2个信号输入，译码出4个输出信号。
3.程序框图：4.测试目的：实现2-4线译码功能。
5.测试结果：结果符合要求，达到实验目的。
6.波形仿真图：7.实验中遇见的问题及解决方法：实验比较简单，无问题出现。
异步二进制加法计数器（74LS73）1.实验目的：利用异步二进制加法计数器芯片实现异步二进制加法运算。
2.实验内容和实验原理：异步计数器就是指构成计数器的低位计数触发器的输出作为相邻计数触发器的时钟，逐级串行连接起来的一类计数器。
异步计数器的触发器的翻转不是在时钟脉冲到来的时候同时发生的，而是具有一定的翻转顺序。
74LS73芯片就是利用异步原理连接而成的异步二进制加法计数器，从而实现二进制加法计算。
3.程序框图：4.测试目的: 通过脉冲信号的输入，实现二进制加法运算。
5.测试结果：如实验预期，二进制加法运算得以实现。
6.波形仿真图：其中clk0为脉冲输入信号，Q3，Q2，Q1，Q0分别为二进制加法的从高到低的输出四位。
7.实验中遇见的问题及解决方法：原理图连线不正确，导致仿真结果有误，后来根据实验原理从新画图得出正确的仿真图。
一位全加器1．实验目的：利用全加器的运算公式，先利用芯片连接成半加器，再通过半加器连接成全加器。
2.实验内容和实验原理: 一位半加器的构成：A+B=SO+CO，SO=AB+ABCO=AB，3.程序框图：半加器的程序框图：a和b分别为两个一位加数，so为ab相加之和，co为向高位的进位全加器的程序框图：ain和bin为两个一位加数，cin为低位的进位，cout为向高位的进位，sum为相加之和。
数电实验三 译码器和数据选择器
实验三译码器和数据选择器
一、实验目的
1.掌握译码器的功能和应用
2.掌握数据选择器的功能和应用
二、实验仪器及器件
1.仪器：数字电路学习机、双踪示波器
2.器件：74LS00 二输入四与非门1片
74LS139 双2-4线译码器1片
74LS153 双四选一数据选择器1片
三、实验内容
1.译码器功能测试
将74LS139中的一路2-4线译码器的输入接电平开关，输出接电平显示发光二极管按表3.1输入电平，填输出状态。
2.译码器转换
将双2-4线译码器转换为3-8线译码器Array（1）画出转换电路图
（2）在学习机上接线，并验证设计是否正
确。
（3）设计并填写3-8线译码器的功能表。
3.数据选择器的测试及应用
（1）将双四选一数据选择器74LS153中的2个选择端、4个输入端分别接电平开关，输出接电平显示发光二极管，按表3.2输入电平，填输出状态。
（2）将学习机脉冲信号源中的4个不同频率的信号接到数据选择器的4个输入端，将选择端置位，观察输出端的波形。
可以分别得到4种不同频率的脉冲信号。
在表3.3中记录频率值。
（3）分析上述实验结果，并总结数据选择器的作用。
四、实验报告
1.画出实验要求的波形图。
2.画出译码器转换的接线图。
3.总结译码器和数据选择器的使用体会。
实验三译码器及其应用实验报告
数字电子电路实验报告实验名称：译码器及其应用一、实验目的：1、掌握译码器的测试方法，熟悉数码管的使用；2、了解中规模集成译码器的原理，管脚分布，掌握其逻辑功能，以及译码显示器电路的构成原理；3、掌握用译码器构成组合电路的方法和BCD-七段译码/驱动器的使用方法。
4、学习译码器的扩展。
二、实验设备及其器件1、SAC-DM32数字电路实验箱1个2、74LS138 3-8线译码器2片3、74LS20双4输入与非门1片4、74LS47（译码显示器）1片5、共阳极七段数码管1个三、实验原理1、中规模集成译码器74LS13874LS138是集成3线-8线译码器，在数字系统中应用比较广泛。
图3-1是其引脚排列。
其中A2、A1、A0为地址输入端，Y0`～Y7为译码输出端,S1、S2、S3为使能端。
表3-1为74LS138 truth table。
74LS138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。
其中：表3-1 74LS138真值表输入输出S A2A1AYY1Y2Y3Y4Y5Y6Y70 ××× 1 1 1 1 1 1 1 11 0000 1 1 1 1 1 1 11 001 1 0 1 1 1 1 1 11 010 1 1 0 1 1 1 1 11 011 1 1 1 0 1 1 1 11 100 1 1 1 1 0 1 1 11 101 1 1 1 1 1 0 1 11 110 1 1 1 1 1 1 0 11 111 1 1 1 1 1 1 1 0图3-1 74LS138 引脚图3-2 74LS138内部电路图2、译码器的应用（见实验指导书P11-P12）3、显示译码管（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器。
以下是数字显示器的介绍（详细见实验指导书P12-P13）：四、 实验步骤：1、 译码器74LS138逻辑功能测试（1） 控制端功能测试测试电路如图3-6所示。
【精品】期末实验报告.doc
输入 输出使能 选择 G B A Y0 Y1 Y2 Y3H X XL L L LL H L H L LHH电子通信与软件工程系20四.20典学年第匕学期08级《数字电路与逻辑设计实验》期末实验报告班级：08电子2班 姓名：刘良哲 学号：082021056 成绩:一、 实验名称：译码器和数据选择器二、 实验目的：1. 熟悉集成译码器。
2. 了解集成译码器应用。
(补充)实验仪器及材料1 •双踪示波器2.器件74LS139 2-4线译码器 1片 74LS153 双4选1数据选择器1片74LS00二输入端四与非门1片三、实验内容：1. 译码器功能测试将74LS139译码器按图7.1接线，按表7.1输入电平分别置位、填输出状态表2. 译码器转换将双2 — 4线译码器转换为3-8线译码器。
(1) 画出转换电路图。
(2) 在学习机上接线并验证设计是否正确。
(3) 引设计并填写该3 — S 线译码器功能表，画出输入、输出波形。
图7。
1表7.13.数据选择器的测试及应用（1）将双4选1数据选择器7LS153参照图7. 2接线.测试其功能并填写功能表（2）将学习机脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号. （3）.分析上述实验结果并总结数据选择器作用。
图7.2表7.21.译码器功能测试实验过程：1）实验步骤：将74LS139译码器按图7.1接线，按表7.1输入电平分别置位、填输出状态表2）仿真调试:V74LS139D3）实验调试：按要求拨动电平开关，注意插线的松紧适度。
4）数据记录：（数据、图表、波形图等）同表7.1 （1表示输出灯亮，0表示灯不亮，下面数据通用）输入输出使能选择G B A Y0Y1Y2Y3H X X1111L L L0111L L H1011L H L1101L H H11102.译码器转换实验过程I）实验步骤：将双2 — 4线译码器转换为3—8线译码器。
74ls139译码器实验报告
74ls139译码器实验报告74LS139译码器实验报告引言：译码器是数字电路中常用的一种组合逻辑电路，它将输入的二进制信号转换为对应的输出信号。
本次实验中，我们选用了74LS139译码器进行实验，旨在通过实际操作了解译码器的工作原理及应用。
一、实验目的1. 了解74LS139译码器的内部结构和工作原理；2. 掌握74LS139译码器的真值表及逻辑功能；3. 熟悉使用译码器实现多路选择和编码转换的方法；4. 理解译码器在数字系统中的应用。
二、实验器材1. 74LS139译码器芯片；2. 示波器；3. 电压源；4. 开关；5. 连线材料。
三、实验步骤1. 连接电路：将74LS139译码器芯片与其他器件按照实验电路图进行连接，确保连接正确可靠；2. 设置输入信号：通过开关设置输入信号的二进制数值，观察输出信号的变化；3. 测量输出信号：使用示波器测量输出信号的电平变化，并记录数据；4. 分析实验结果：根据测得的数据，分析74LS139译码器的逻辑功能及输出特点。
四、实验结果与分析经过实验操作和数据记录，我们得到了以下结果：1. 输入信号为0000时，输出信号为Y0；2. 输入信号为0001时，输出信号为Y1；3. 输入信号为0010时，输出信号为Y2；4. 输入信号为0011时，输出信号为Y3；5. 输入信号为0100时，输出信号为Y4；6. 输入信号为0101时，输出信号为Y5；7. 输入信号为0110时，输出信号为Y6；8. 输入信号为0111时，输出信号为Y7；9. 输入信号为1000时，输出信号为Y8；10. 输入信号为1001时，输出信号为Y9；11. 输入信号为1010时，输出信号为Y10；12. 输入信号为1011时，输出信号为Y11；13. 输入信号为1100时，输出信号为Y12；14. 输入信号为1101时，输出信号为Y13；15. 输入信号为1110时，输出信号为Y14；16. 输入信号为1111时，输出信号为Y15。
实验三 74ls139译码器实验
实验三 译码器实验一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。
2、学习译码器的灵活应用。
二、实验设备1、SAC-DS4数字逻辑电路实验箱1个 2、74LS138 3-8线译码器 2片 3、74LS20 双四输入与非门 1片 三、实验内容与步骤（一）测试74LS139的逻辑功能。
图1 74LS139集成电路引脚图实验步骤：1）． 接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器）， 1B 、1A 、1E 输入端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指示灯。
２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。
当E=0时，2—4译码器进入正常工作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。
表1 2—4译码器逻辑功能表3)．利用74LS139译码器实现“同或”门电路Y ＝30Y Y ∙＝30Y Y +＝B A B A ∙+∙＝A ⊙B如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。
是否符合“同或”逻辑门电路的逻辑关系。
图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值V ccE A B G4).利用74LS139译码器实现“异或”门电路 Y ＝21Y Y ∙＝21Y Y +＝B A B A ∙+∙＝A ⊕B如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。
是否符合“异或”逻辑门电路的逻辑关系。
图3 用74LS139译码器实现“异或”逻辑门电路接线图和真值二、用74LS139集成电路将2—4译码器扩展成3—8译码器。
1)．接线：扩展的3—8译码器逻辑电路如图3—4所示。
按图3—4连线，A 、B 、C 输入端接实验板电平信号，Y 0 ~Y 72).测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。
实验三 译码器、数据选择器及应用
使能
选择
B A X 0 0 1 1 X 0 1 0 1
Y0
Y1
2-4 译码
E
1 0 0 0 0
E
Y2
A B
Y3
实验三 译码器、数据选择器及应用
实验内容
2. 译码器的扩展：将双2-4线译码器74LS139加上门电路，扩展成 3-8线译码器。 实验过程：通过分析真值表分析、设计原理图
根据3-8译码器74138真值表，可以看作由两个2-4译码器组成，并且交替工作，由C的状
•
我们可以利用它实现逻辑函数： 如Y＝B ⊙ A＝ A ＝ A B A B B A B＝ Y0 Y3 ＝ Y0 Y3 则A、B和Y之间构成了同或门逻辑。
E 0 A B
2-4 译码
Y0
Y3
Y
实验三 译码器、数据选择器及应用
实验原理
下图是74LS153集成块引脚图，内部有2个4选1数据选择器，其真值表为下表。A、B 的状态起着从4路输入数据中选择哪1路输出的作用。E为使能端，低电平有效，E =0时， 数据选择器工作；E =1时，电路被禁止，输出0。A、B地址在集成块中由2个4选1共用， 高位为B，低位为A。 注意：A、B的低、高位。C0～C3可以用脉冲或电平开关模拟。数据输入和选择输入的作 用不同。
实验三 译码器、数据选择器及应用
实验内容
3. 译码器应用：作为逻辑函数产生器。
a) 利用74139译码器实现异或门电路。 b) 利用74139译码器实现3输入多数表决器。
异或门： 多数表决器：
Y A B A B A B A B Y ? Y ?
Y A B C A B C A B C A B C
数字电路实验报告-译码器及其应用
电学实验报告模板实验原理1. 译码器（1）2线-4线译码器图1 2线-4线译码器及其逻辑图1所示为2线-4线译码器及其逻辑。
与4线-2线编码器相比较，可以把“译码”视为“编码”的逆过程。
该译码器的特点是：对于任何一个输入二进制码，四个输出端中，只有一个为“1”，其它输出端均为“0”。
每一个输入二进制码，都与一个特定的输出端相对应。
不同的输入码各对应不同的输出端。
译码器的逻辑功能也可以理解为把每一个输入二进制码翻译成另外一个代码。
具体到图1所示2线-4线译码器，则是把每一个输入二进制码翻译成另外一种四位码，每一个四位码中都只有一个“1”。
由图1（b）可得到编码器逻辑函数式为（2）3线-8线译码器74LS138图2 3线-8线编码器74LS138及其逻辑图2所示为集成电路芯片3线-8线编码器74LS138及其逻辑。
和是译码输入端，是译码输出端。
和为译码使能控制端。
当，时，译码器处于正常译码工作状态；否则，译码器被禁止，此时，所有的输出端全部为“1”，无任何输出端为“0”。
这3个使能控制端，也称为“片选”输入端，利用其“片选”作用可以将多片译码器连接起来，以扩展译码功能。
当，时，译码器的逻辑函数式为（3）七段显示译码器图3 七段显示译码器及其逻辑图3所示为七段显示译码器。
和是输入的BCD代码，表示输出的7位二进制代码。
输出代码中的“1”表示所对应的数码管线段点亮，“0”则表示熄灭。
图3（b）列出了BCD码“0000~1001”十种状态与之间的对应关系，还列出了输入码“1010~1111”六种状态与之间的对应关系及所显示的字形。
由图3（b）可得到该编码器逻辑函数式为实验内容及步骤1. 测试2线-4线译码器（1）集成电路芯片74LS139引脚图74LS139是双2线-4线译码器，芯片内部包含两个独立的2线-4线译码器。
图5所示为引脚图。
与图1的2线-4线译码器相比，74LS139的每一个2线-4线译码器都设置了一个使能控制端。
数字电子技术实验报告
数字电子技术实验报告姓名：尚朝武学号：20110123400044 实验时间：2011-12-24实验一（一）1、实验内容：（1用静态法测试74LS00与非门电路的逻辑功能2、实验原理图如图1.113、实验步骤：1)用万用表测量双路跟踪稳压电源中的+5V电源电压；2)检查无误后引用通用接插板；3)在芯片盒中找到74LS00芯片并插入通用接插板上；4)测试与非门的逻辑功能A.按图1.1接线，检查接线无误后通电；；B.设置输入变量A、B的高（H）、低（L）电平，并分别测量与非门的输出电压U；（U>3.6V时，则Y=H(1)；反之，Y=L(0)）。
5）用万用表测量输出电压，并将结果填入表1.1.1中4、实验结果见表1.1.1表1.1.1（二1、实验内容用动态测试法验证图（a）、（b）、（c）的输入输出波形。
2、实验原理图图图图（表）d 74ls86管脚图和引脚图及真值表3、实验步骤1）利用实验一——（一）的双路跟踪稳压电源中的+5V电源电压；2）检查无误后引用通用接插板；3）在芯片盒中分别找到74LS86、74LS60芯片并分别插入通用接插板上；4）分次按图a、b、c、d接线，检查接线无误后通电；设置输入变量A的信号为100kHz5）分别记下数字显示器显示的波形。
4、实验结果见下图图a的输入（图上）、输出（图下）波形图b的输入（图上）、输出（图下）波形图c的输入（图上）、输出（图下）波形三)1、实验内容：（1用静态法测试74LS139静态译码器的逻辑功能2、实验原理图如图A、B3、实验步骤：1)利用实验一——（一）的双路跟踪稳压电源中的+5V电源电压；2)检查无误后引用通用接插板；3)在芯片盒中找到74LS139芯片并插入通用接插板上；4)测试74LS139译码器的逻辑功能a)按图1.1接线，检查接线无误后通电；；b)设置输入变量A、B及E的高（H）、低（L）电平，并分别测量74LS139的输出电压U；（U>3.6V时，则Y=H(1)；反之，Y=L(0)）；5）用万用表测量输出电压，并将结果填入表1.2中4、实验结果见表1.2图A 74LS139的管脚图图B 74LS139的逻辑图表1.2 74LS139静态译码器的真值表四）1、实验内容测试74LS153数据选择器逻辑功能2、实验原理图如图C、D3、实验步骤：1)利用实验一——（一）的双路跟踪稳压电源中的+5V电源电压；2)检查无误后引用通用接插板；3)在芯片盒中找到74LS153芯片并插入通用接插板上；4)测试74LS153数据选择器的逻辑功能c)按图C、D接线，检查接线无误后通电；；d)设置输入变量D0D1D2D3及E、S0、S1的高（H）、低（L）电平，并分别测量74LS153的输出电压U；（U>3.6V时，则Y=H(1)；反之，Y=L(0)）；5）用万用表测量输出电压，并将结果填入表1.3中4、实验结果见表1.3、图C 74LS153的管脚图图D 74LS153的逻辑图表1.474LS153数据选择器的真值表实验二一）1、实验内容测试74LS74D触发器的输入、输出波形。
译码器实验报告
课程编号：深圳大学实验报告课程名称：数字电路实验名称：译码器学院：信息工程学院指导教师：刘静报告人：李金梁组号： 03 学号： 2013130025 实验地点： n102 实验时间： 2014年 10 月 29 日提交时间：篇二：数字电子线路实验报告_译码器及其应用数电实验报告实验三译码器及其应用一、实验目的1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
4、学习译码器的扩展。
二、实验仪器1、数字逻辑电路实验板 1块2、74hc138 3-8线译码器 2片3、74hc20 双4输入与非门 1片三、实验原理1、中规模集成译码器74hc138 74hc138是集成3线－8线译码器，在数字系统中应用比较广泛。
图3－1是其引脚排列。
其中 a2 、a1 、a0为地址输入端， 0y～ 7y为译码输出端，s1、2s、3s为使能端。
74hc138真值表如下：74hc138引脚图为：74hc138工作原理为：当s1=1，s2+s3=0时，电路完成译码功能，输出低电平有效。
其中：2、译码器应用因为74hc138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。
四、实验内容1、译码器74hc138 逻辑功能测试（1）控制端功能测试测试电路如图：按上表所示条件输入开关状态。
观察并记录译码器输出状态。
led指示灯亮为0，灯不亮为1。
（2）逻辑功能测试将译码器使能端s1、2s、3s及地址端a2、a1、a0 分别接至逻辑电平开关输出口，八个输出端y7 y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74hc138的逻辑功能。
2、用74hc138实现逻辑函数 y=ab+bc+ca如果设a2=a，a1=b，a0=c，则函数y的逻辑图如上所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三译码器实验
一、实验目的
1、掌握中规模集成电路译码器的工作原理及逻辑功能。
2、学习译码器的灵活应用。
二、实验设备
1、SAC-DS4数字逻辑电路实验箱 1个
2、74LS138 3-8线译码器2片
3、74LS20 双四输入与非门 1片
三、实验内容与步骤
（一）测试74LS139的逻辑功能。
图1 74LS139集成电路引脚图
实验步骤：
1）．接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器），1B、1A 、1E输入端接逻辑电平信号，1Y0、1Y1 、1Y2、1Y3输出端接指示灯。
２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。
当E=0时，2—4译码器进入正常工作状态，给1B、1A选择信号端加不同组合逻辑电平，观察输出端1Y0、1Y1 、1Y2、1Y3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。
表1 2—4译码器逻辑功能表
输入输出
E B A Y0 Y1 Y2 Y3输出逻辑关系式
1 ΧΧ
0 0 0
0 0 1
0 1 0
0 1 1
3)．利用74LS139译码器实现“同或”门电路
Y＝
3
Y
Y•＝
3
Y
Y+＝B
A
B
A•
+
•＝A⊙B
如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。
是否符合“同或”逻辑门电路的逻辑关系。
图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值
Y o
Y1
74LS139
Y2
Y3
&
V cc
E
A
B
G
Y
4).利用74LS139译码器实现“异或”门电路 Y ＝21
Y Y •＝2
1Y Y +＝
B A B A •+•＝A B
如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。
是否符合“异或”逻辑门电路的逻辑关系。
Y
图3 用74LS139译码器实现“异或”逻辑门电路接线图和真值
二、用74LS139集成电路将2—4译码器扩展成3—8译码器。
1)．接线：扩展的3—8译码器逻辑电路如图3—4所示。
按图3—4连线，A 、B 、C 输入端接实验板电平信号，Y 0 ~Y 7接到指示灯。
2).测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。
表4 3—8译码器真值表
输 入 输 出 C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
3). 写出3—8译码器输出逻辑关系式：
Y 0= Y 1= Y 2= Y 3= Y 4= Y 5= Y 6= Y 7=
4).利用3—8译码器实现3输入多数表决器。
要求3个输入A 、B 、C 中有2个和3个为1时，输出Y 为高电平，否则Y 为低电平。
根据3输入多数表决器的要求，可以有两种方案来实现。
Y o
Y 174LS139
Y 2
Y 3
&
V cc
E
A B G
Y 0 Y 1 Y 2 Y 3
74LS139（A ） 1A 1B 1E
Y 4
Y 5 Y 6 Y 7
74LS139(B) 2A 2B 2E
&
45671112109
2
3
1
14
13
15
A
B
C
a.采用“与非”门来实现。
图5 多数表决器表5
从3—8译码器输出逻辑关系式可以得到表决器的输出为：Y=
7
6
5
3
Y
Y
Y
Y•
•
•如图5所示，根据不同的输入值获得相应的Y把结果记录如下表5
b.采用“或”门来实现，从3—8译码器输出逻辑关系式可以得到表决器的输出为： Y=
7
6
5
3
Y
Y
Y
Y+
+
+
①写出函数的标准与或表达式，并变换为与非-与非形式。
②画出用二进制译码器和与非门实现这些函数的接线图。
图6多数表决器逻辑电路图表6
根据不同的输入值获得相应的Y把结果记录如下表6
74LS139(A)
74LS139(B)
21A
2B
1B
2A
2E
Y o
Y1
Y2
Y3
Y4
Y5
Y6
Y
Y7
3
1
15
14
13
4
5
6
7
9
10
11
12
A
B
C
&
Y o
1
1Y1
2Y1
2Y o
1Y2
1Y3
2Y3
2Y2
&
E
1
⎪⎩
⎪
⎨
⎧
=
=
=
=
∑
∑
-
-
7
6
5
3
1
7
4
2
1
1
)7,6,5,3(
)
,
,
(
)7,4,2,1(
)
,
,
(
m
m
m
m
m
C
B
A
C
m
m
m
m
m
C
B
A
S
i
i
i
i
i
i
i
i。