哈工大数字电路实验报告实验二
数字逻辑电路与系统上机实验讲义
实验二时序逻辑电路的设计与仿真
课程名称：数字逻辑电路与系统
院系：电子与信息工程学院
班级：1205102
姓名：
学号：1120510
教师：吴芝路
哈尔滨工业大学
2014年12月
实验二时序逻辑电路的设计与仿真3.1实验要求
本实验练习在Maxplus II环境下时序逻辑电路的设计与仿真，共包括6个子实验，要求如下：
节序实验内容要求
3.2同步计数器实验必做
3.3时序电路分析实验必做
3.4移位寄存器实验必做
3.5三人抢答器实验必做
3.6串并转换电路实验选做
3.7奇数分频电路实验选做
3.2同步计数器实验
3.2.1实验目的
1.练习使用计数器设计简单的时序电路
2.熟悉用MAXPLUS II仿真时序电路的方法
3.2.2实验预习要求
1.预习教材《6-3计数器》
2.了解本次实验的目的、电路设计要求
3.2.3实验原理
计数器是最基本、最常用的时序逻辑电路之一，有很多品种。
按计数后的输出数码来分，有二进制及BCD码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度（模）可否改变，以及可否双向等区别。
本实验用集成同步4位二进制加法计数器74LS161设计N分频电路，使输出信号CPO的频率为输入时钟信号CP频率的1/N，其中N=(学号后两位mod 8)+8。
下表为74LS161的功能表。
CLR
N
LDN ENP ENT CLK D C B A QD QC QB QA CO 0----------------00000 10----↑D C B A D C B A0 1111↑--------加法计数0 1111↑--------11111
110------------QD
n
QC n QB n
QA
n
11--0----------
3.2.4实验步骤
1.打开MAXPLUS II,新建一个原理图文件，命名为EXP3_
2.gdf。
2.按照实验要求设计电路，将电路原理图填入下表。
3.新建一个波形仿真文件，命名为EXP3_2.scf，加入时钟输入信号CP及输出信号CPO，并点击MAXPLUS II左侧工具条上的时钟按钮，将CP的波形设置为周期性方波。
4.运行仿真器得到输出信号CPO的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。
3.3时序电路分析实验
3.3.1实验目的
练习用MAXPLUS II进行时序逻辑电路的分析。
3.3.2实验预习要求
1.预习教材《6-3-1异步二进制计数器》
2.了解本次实验的目的、电路分析要求
3.3.3实验原理
分析如下时序电路的功能，并判断给出的波形图是否正确。
3.3.4实验原理
1.打开MAXPLUS II,新建一个原理图文件，命名为EXP3_3.gdf。
2.将给出的电路图输入MAXPLUS II的原理图中，其中JK触发器在
MAXPLUSII中的符号位JKFF。
3.新建一个波形仿真文件，命名为EXP3_3.scf，加入所有输入输出信号，并按照给出的波形图绘制输入信号CP、R D的波形。
4.运行仿真器得到输出信号Q
0,Q
1
,Q
2
的波形，将完整的仿真波形图（包括全部
输入输出信号）附于下表。
5.对比实验原理中给出的波形与MAXPLUS II仿真得出的波形，指出两者的异同，并分析原因。
答：可以发现实验仿真图和书本上的不一样，主要体现在归零信号产生之。
因为当归零信号到来的时候，第二个触发器会被清零，第一个触发器由于有延迟，使得输出延迟，从而开始的“1”输出将被清零后的第二个触发器获得，从而最后结果为2。
3.4移位寄存器实验
3.4.1实验目的
练习使用移位寄存器设计简单的时序电路。
3.4.2实验预习要求
1.预习教材《6-4移位寄存器》
2.了解本次实验的目的、电路设计要求
3.4.3实验原理
数据的移位寄存是一种常见的算数和逻辑动作，例如在进行算数的乘法或除法过程中，就需要将部分积进行先移位，再相加或相减的操作。
移位寄存器从结构上看，是将若干个触发器级联起来，按数据输入方式来分，有串行和并行两种，而移位方向则有左移和右移之区别，同时数据输出也有并出和串出之分。
请用4位双向通用移存器74LS194设计一个序列检测器，功能为：在时钟CP的驱动下，数据输入端D每个时钟周期输入1bit二进制数，形成一个二进制序列，当序列中出现’1011’时，输出端F输出一个时钟周期的高电平，否则为低电平。
3.4.4实验步骤
1.打开MAXPLUS II,新建一个原理图文件，命名为EXP3_4.gdf。
2.按照实验要求设计电路，将电路原理图填入下表。
3.新建一个波形仿真文件，命名为EXP3_
4.scf，加入所有输入输出信号，并绘制输入信号CP、D的波形。
4.运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。
3.5三人抢答器实验
3.5.1实验目的
练习使用触发器设计简单的时序电路。
3.5.2实验预习要求
1.预习教材《第五章触发器》
2.了解本次实验的目的、电路设计要求
3.5.3实验原理
设计一个如下图所示的抢答器。
其中A、B、C为三个抢答按键，ST为起始信号，X、Y、Z分别为A、B、
C对应的输出。
在ST的一个负脉冲后，ABC中最先按下（由’0’变为’1’）的按键对应的输出端变为有效（由’0’变为’1’），其它输出端不变。
3.5.4实验步骤
1.打开MAXPLUS II,新建一个原理图文件，命名为EXP3_5.gdf。
2.按照实验要求设计电路，将电路原理图填入下表。
3.新建一个波形仿真文件，命名为EXP3_5.scf，加入所有输入输出信号，并绘制输入信号ST、A、B、C的波形。
4.运行仿真器得到输出信号X、Y、Z的波形，将完整的仿真波形图（包括全部
输入输出信号）附于下表。
心得体会：
经过这次实验，我对第六章的内容有了更深刻的理解，在实验中一点小错误就会导致最终结果的极大偏差，当结果出错时，往往都是课本知识使自己快速找到错误，也坚定了进一
步学号数电理论知识的决心。
哈工大数电自主设计实验实验报告
姓名班级学号实验日期节次5-6 教师签字成绩实验名称简易数字钟的设计1.实验目的〔1〕用计数器相关知识设计一个简易的数字钟，分和秒为六十进制。
〔2〕了解中规模计数器的应用，通过独立设计和实践掌握74LS00和74LS161等芯片的功能。
〔3〕锻炼动手能力，通过实际操作稳固所学知识，培养学习兴趣。
本实验旨在以计数器为核心，设计和调试出六十进制计数器，并进行两个六十进制计数器的级联。
选用了74LS161芯片来设计一个六十进制计数器，然后和74LS90构成的六十进制计数器进行级联，得到数字时钟。
74LS161芯片为集成同步加法计数器，具有清零、置数、保持等功能，其引脚图如下：74LS00芯片的管脚图如下：用74LS161实现异步进位级联六十进制计数器，高位芯片的时钟端来自低位芯片的输出端Q3，低位芯片采用异步清零法实现十进制计数器，高位芯片也采用同样的方法实现六进制计数器，级联后得到六十进制计数器。
当74LS161所构成六十进制计数器的高位芯片为六进制计数器，当输出为0110时控制清零端进行清零，由0110变为0000，Q3会产生一个下降沿，将Q3端通过一个与非门连到74LS161的CP端，经过与非门后的下降沿变为上升沿，触发74LS161芯计数。
用实验板上输出周期为1s的方波信号，加到低位74LS161芯片计数器的输入端，即可带动整个时钟开始跳动。
分和秒为六十进制，循环计时。
用Multisim13.0绘制实验电路图如下：4. 仪器设备名称、型号数字电子技术实验箱直流稳压电源数字万用表74LS161、74LS00芯片导线假设干接通电源后，秒个位显示0到9，秒十位显示0到5，分个位显示0到9，分十位显示0到5。
最大输出为59分59秒，之后回0，循环计数。
仿真结果如下列图，左上为秒低位，右上为秒高位，左下为分低位，右下为分高位。
6.详细实验步骤及实验结果数据记录〔包括各仪器、仪表量程及内阻的记录〕〔1〕检查导线是否完好〔2〕按电路图所示连好电路。
哈工大数字逻辑电路与系统实验报告
哈工大数字逻辑电路与系统实验报告引言本实验旨在通过对数字逻辑电路与系统的学习与实践，加深对数字逻辑电路原理和应用的理解，掌握数字逻辑电路实验的设计与调试方法。
本报告将详细介绍实验步骤、实验结果以及实验心得体会。
实验目的1.掌握基本的数字逻辑电路设计方法；2.熟悉数字逻辑电路的布线和调试方法；3.学会使用EDA软件进行数字逻辑电路的仿真和验证。
实验器材•FPGA开发板•EDA软件实验过程实验一：逻辑门的基本控制本实验采用FPGA开发板进行实验，以下是逻辑门的基本控制步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，依次放置与门、或门、非门和异或门，并连接输入输出引脚；4.面向测试向量实现逻辑门的控制和数据输入；5.运行仿真并进行调试。
实验二：数字逻辑电路实现本实验以4位全加器为例，进行数字逻辑电路的实现，以下是实验步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，放置输入引脚、逻辑门和输出引脚，并进行连接；4.根据全加器的真值表，设置输入信号，实现加法运算；5.运行仿真并进行调试。
实验三：数字逻辑电路的串联与并联本实验旨在通过对数字逻辑电路的串联与并联实现，加深对逻辑门的理解与应用。
以下是实验步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，放置多个逻辑门，并设置输入输出引脚；4.进行逻辑门的串联与并联连接；5.根据逻辑门的真值表，设置输入信号，进行运算；6.运行仿真并进行调试。
实验结果经过实验测试，实验结果如下：1.实验一：逻辑门的基本控制–与门的功能得到实现；–或门的功能得到实现；–非门的功能得到实现；–异或门的功能得到实现。
2.实验二：数字逻辑电路实现–4位全加器的功能得到实现；–正确进行了加法运算。
3.实验三：数字逻辑电路的串联与并联–逻辑门的串联与并联功能得到实现；–通过逻辑门的串联与并联，实现了复杂的逻辑运算。
哈工大数电自主设计实验报告
姓名班级学号实验日期2014.11. 节次教师签字成绩实验名称出租车计价表的简单逻辑设计1.实验目的（1）掌握并熟练运用集成同步加法计数器74LS160芯片的清零、置数和级联功能的接法，并能综合运用这些接法实现进制改变等功能。
（2）掌握并熟练运用中规模4位二进制码比较器74LS85芯片的数码比较功能。
（3）用若干集成同步加法计数器74LS160芯片和中规模4位二进制码比较器74LS85芯片组合设计出租车计价表电路，使之实现如下功能：起步价为3公里内8元，超过3公里每公里收2元，停车不计费，将最后的钱数通过数码管显示。
2.总体设计方案或技术路线（1）行车距离的模拟：在车轮上安装传感器，获得车轮转动信息，即获得行车距离信息，将出租车行驶距离转换成与之成正比的脉冲个数。
本实验设定每100m产生一个脉冲，脉冲频率反应行车速度，脉冲源由示波器的信号发生器提供。
（2）基本计数电路：，将该脉冲作为74LS160（I）的时钟，通过同步每100米产生一个脉冲CP置数对该脉冲进行5分频，那么得到的脉冲CP为每500m（1里）产生一次。
1作为距离计数单位以便距离累加电路进行距离累加。
CP1作为价格计数单位则为1元/里，以便计价电路进行价格累加；CP1（3）距离累加电路：将74LS160（II）和74LS160（III）通过级联构成一个0～99的加法计数器，作为他们的时钟。
然后分别把对行驶距离进行累计（距离单位：里），其中CP1两个芯片和数码管连接显示行驶距离。
因此该计价表行驶距离最大值为99里，即49.5公里。
（4）比较判断电路：将CP1作为74LS160（IV）的时钟，实现距离累加功能，与（3）不同的是它的输出端QD QCQBQA与74LS85的A3A2A1A相连,而B3B2B1B为0110，意味着6个500m即3公里，当74LS160（IV）输出小于或等于3公里时，A>B端为低电平，当输出大于3公里时，A>B端为高电平。
哈工大电工自主设计实验_2
两位数密码组合逻辑电路
电工自主设计实验
(一)实验目的
1.掌握74LS04、74LS74、74LS08等元件的逻辑功能和使用方法；
2.通过实验，进一步熟悉组合逻辑电路的分析和设计方法。
(二)实验电路图
VCC
(三)仪器设备名称、型号
1.模拟数字电子技术试验箱
2.双路直流稳压电源
3.电阻、导线若干
(四)理论分析或仿真分析结果
(五)详细实验步骤及实验结果数据记录
⑵按照逻辑图连接好电路
⑶别对六个输入端施加高低电平，观察输出端小灯的情况
⑷列出真值表：
结论：逻辑表达式为：
(六)实验结论
1.应用74LS04、74LS74、74LS08等元件可以实现两位数密码的设置，在生活中具有广泛应用。
(七)对实验的改进及优化
应该在实验的基础上加上一个清零开关。
此密码器设计比较简单，输入正确的密码前，小灯保持不亮，表明输入密码错误。
但输入正确的密码后，小灯一直保持亮的状态，所以在后续的设计优化过程中考虑增加一个清零开关。
(八)本次实验的收获和体会、对电路实验室的意见或建议
通过实验我了解了74LS138、74LS00、74LS20等元件的逻辑功能和使用方法，同时，通过实验，更加熟悉了组合逻辑电路的分析和设计方法。
在进行组合逻辑电路的设计时，应首先将给定的逻辑问题抽象成逻辑函数，列出其真值表，再根据真值表写出逻辑函数式并对其进行化简变换，最终根据化简变换后的逻辑函数式画出逻辑电路图。
参考文献
[1]杨世彦.电工学电子技术.机械工业出版社.2008
[2]邹其洪.电工电子实验与计算机仿真.电子工业出版社.2008。
哈工大数电上机实验报告
数字逻辑电路与系统上机实验报告哈尔滨工业大学组合逻辑电路的设计与仿真2.1 实验要求本实验练习在Maxplus II环境下组合逻辑电路的设计与仿真。
2.2三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材《第四章组合逻辑电路》2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。
输入：A、B、C，为’1’时表示同意，为’0’时表示不同意；输出：F，为’0’时表示提案通过，为’1’时表示提案不通过；波形仿真。
2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_2.gdf。
三人表决电路原理图制输入信号A、B、C的波形（真值表中的每种输入情况均需出现）。
4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输三人表决电路仿真波形图2.3 译码器实验2.3.1实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。
2.3.2实验预习要求1. 预习教材《4-2-2 译码器》一节2. 了解本次实验的目的、电路设计要求2.3.3实验原理译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。
商品的译码器品种较多，有2-4线、3-8线、4-10线及4-16线等。
本实验练习对双2-4线译码器74LS139的扩展，并用其实现特定的组合逻辑。
74LS139包含两个2-4线译码器，其输入输出如下：74LS139中译码器1真值表如下：74LS139要求使用两片74LS139实现逻辑函数(,,,)(2,7,13,15)F A B C D m =∑，在MAXPLUS II 环境下完成电路的设计与波形仿真。
数字电路实验报告实验
数字电路实验报告实验一、引言数字电路是计算机科学与工程学科的基础，它涵盖了数字信号的产生、传输、处理和存储等方面。
通过数字电路实验，我们可以深入了解数字电路的原理和设计，掌握数字电路的基本知识和实验技巧。
本报告旨在总结和分析我所进行的数字电路实验。
二、实验目的本次实验的目的是通过搭建和测试电路，验证数字电路的基本原理，掌握数字电路实验中常用的实验仪器和操作方法。
具体实验目的如下：1. 组装和测试基础门电路，包括与门、或门、非门等。
2. 理解和实践加法器电路，掌握准确的运算方法和设计技巧。
3. 探究时序电路的工作原理，深入了解时钟信号和触发器的应用。
三、实验装置和材料1. 模块化数字实验仪器套装2. 实验台3. 数字电路芯片（例如与门、或门、非门、加法器、触发器等）4. 连接线、电源、示波器等。
四、实验步骤及结果1. 实验一：组装和测试基础门电路在实验台上搭建与门、或门、非门电路，并连接电源。
通过连接线输入不同的信号，测试输出的结果是否与预期一致。
记录实验步骤和观察结果。
2. 实验二：实践加法器电路将加法器电路搭建在实验台上，并输入两个二进制数字，通过加法器电路计算它们的和。
验证求和结果是否正确。
记录实验步骤和观察结果。
3. 实验三：探究时序电路的工作原理将时序电路搭建在实验台上，并连接时钟信号和触发器。
观察触发器的状态变化，并记录不同时钟信号下的观察结果。
分析观察结果，总结时序电路的工作原理。
五、实验结果与分析1. 实验一的结果与分析：通过测试与门、或门、非门电路的输入和输出，我们可以观察到输出是否与预期一致。
若输出与预期一致，则说明基础门电路连接正确，电路工作正常；若输出与预期不一致，则需要检查电路连接是否错误，或者芯片损坏。
通过实验一，我们可以掌握基础门电路的搭建和测试方法。
2. 实验二的结果与分析：通过实践加法器电路，我们可以输入两个二进制数字，并观察加法器电路的运算结果。
如果加法器电路能正确计算出输入数字的和，则说明加法器电路工作正常。
哈工大电路自主实验报告
①、定理1:如图(a)与(b)所示电路中，N为仅由电阻组成的线性电阻电路, 则有EU S_?U S(a) (b)②、定理2:如图(a)与(b)所示电路中，N为仅由电阻组成的线性电阻电路，则有③、定理3:如图(a)与(b)所示电路中，N为仅由电阻组成的线性电阻电路，则有若兰班级1104102 学号1110410223实验日期 6.20 节次10:00 教师签字成绩实验名称：验证互易定理1. 实验目的(1)、验证互易定理，加深对互易定理的理解；(2)、进一步熟悉仪器的使用。
2. 总体设计方案或技术路线(1 )、实验原理:互易定理：对一个仅含有线性电阻(不含独立源和受控源)的电路(或网络) 产生响应，当激励和响应互换位置时，响应对激励的比值保持不变。
此时，时，响应为短路电流；当激励为电流源时，响应为开路电压。
互易定理存在二种形式:,在单一激励当激励为电压源(b)U2i si2i s(2)、实验方案i 1;电路图一，证明| 2=u〔；电路图二，证明L2=U S=i 1/1 S电路图三，证明L2/(电路图如下)3. 实验电路图各参数分别为：Rl = R3=Rl=R5=100 Q R2=200Q L S=6V I S=50mA 4. 仪器设备名称、型号交直流电路实验箱一台直流电压源0〜30V 一台直流电流源0〜100mA 一台直流电流表0〜400mA 一只数字万用表一只电阻若干5. 理论分析或仿真分析结果6. 详细实验步骤及实验结果数据记录（包括各仪器、仪表量程及阻的记录）（1）、验证定理一，按照图一连好电路后测量12、i 1,将实验数据记录在表格i中;U i将实验数据记录在表格2中; （2）、验证定理二，按照图二连好电路后测量L2i i,将实验数据记录在表格3中。
（3）、验证定理三，按照图三连好电路后测量L27. 实验结论8. 实验中出现的问题及解决对策(1)、问题：实验过程中无200 Q定值电阻；对策：改成两个100Q定值电阻串联；(2)、问题：实验中电流表无示数，后经检查电路发现该实验台电流表被烧坏，对策：换了一台没有问题的直流电流表。
最新数字电路实验二实验报告
最新数字电路实验二实验报告实验目的：1. 理解并掌握数字电路的基本组成原理和工作原理。
2. 学习使用数字逻辑分析仪进行电路测试和故障诊断。
3. 通过实验加深对组合逻辑和时序逻辑电路设计的理解。
实验内容：1. 设计并搭建一个4位二进制加法器电路。
2. 实现一个简单的数字时钟电路，能够显示时、分、秒。
3. 使用数字逻辑分析仪检测电路的功能和时序。
实验设备：1. 数字逻辑分析仪2. 示波器3. 集成电路芯片（如74LS系列）4. 面包板5. 跳线实验步骤：1. 根据实验指导书，选择合适的逻辑门芯片，设计4位二进制加法器电路。
2. 在面包板上搭建电路，并使用跳线连接逻辑门。
3. 利用数字逻辑分析仪检查电路的输入输出情况，确保电路正确实现二进制加法功能。
4. 设计数字时钟电路，包括计数器、分频器和显示模块。
5. 同样在面包板上搭建数字时钟电路，并进行测试，调整电路以确保时间显示准确无误。
6. 再次使用数字逻辑分析仪，观察时钟电路的时序关系和稳定性。
实验结果：1. 成功搭建了4位二进制加法器电路，并通过测试，验证了其加法功能。
2. 数字时钟电路运行正常，能够准确显示时间，并通过逻辑分析仪确认了其稳定的时序关系。
实验分析：1. 在实验过程中，发现加法器电路在处理进位时存在延迟，通过优化电路布局和选择合适的逻辑门芯片，成功解决了问题。
2. 数字时钟电路的分频部分需要精确的电阻和电容值，实验中通过调整这些元件的参数，确保了时钟的准确性。
实验结论：通过本次实验，加深了对数字电路设计和测试的理解，特别是在组合逻辑和时序逻辑方面的应用。
同时，也提高了使用数字逻辑分析仪进行电路分析和问题诊断的能力。
哈工大电路实验1实验报告
竭诚为您提供优质文档/双击可除哈工大电路实验1实验报告篇一：哈工大数字电路实验报告实验二数字逻辑电路与系统上机实验讲义实验二时序逻辑电路的设计与仿真课程名称：院系：班级：姓名：学号：教师：哈尔滨工业大学20XX年12月实验二时序逻辑电路的设计与仿真3.1实验要求本实验练习在maxplusII环境下时序逻辑电路的设计与仿真，共包括6个子实验，要求如下：3.2同步计数器实验3.2.1实验目的1.练习使用计数器设计简单的时序电路2.熟悉用mAxpLusII仿真时序电路的方法3.2.2实验预习要求1.预习教材《6-3计数器》2.了解本次实验的目的、电路设计要求3.2.3实验原理计数器是最基本、最常用的时序逻辑电路之一，有很多品种。
按计数后的输出数码来分，有二进制及bcD码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度（模）可否改变，以及可否双向等区别。
本实验用集成同步4位二进制加法计数器74Ls161设计n分频电路，使输出信号cpo的频率为输入时钟信号cp频率的1/n，其中n=(学号后两位mod3.2.4实验步骤1.打开mAxpLusII,新建一个原理图文件，命名为exp3_2.gdf。
2.按照实验要求设计电路，将电路原理图填入下表。
3.新建一个波形仿真文件，命名为exp3_2.scf，加入时钟输入信号cp及输出信号cpo，并点击mAxpLusII左侧工具条上的时钟按钮，将cp的波形设置为周期性方波。
4.运行仿真器得到输出信号cpo的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。
3.3时序电路分析实验3.3.1实验目的练习用mAxpLusII进行时序逻辑电路的分析。
3.3.2实验预习要求1.预习教材《6-3-1异步二进制计数器》2.了解本次实验的目的、电路分析要求3.3.3实验原理分析如下时序电路的功能，并判断给出的波形图是否正确。
哈工大_电工电子_自主设计实验 2
组合逻辑电路在实际生活中的应用(一)实验目的1.掌握74LS138、74LS151、74LS00、74LS20等元件的逻辑功能和使用方法；2.能够将所学知识合理运用到生活实际之中；3.通过实验，进一步熟悉组合逻辑电路的分析和设计方法。
(二)总体设计方案将组合逻辑电路知识应用到生产生活实践中，设计出方便人们生活的电路，如电机启动控制装置、照明系统分地控制、三人表决装置等逻辑电路。
⑴电机起动控制装置：设计一个电机起动控制装置，保证三台电动机A、B、C满足：A起动，B必须起动；B起动，C必须起动；否则报警。
⑵照明系统控制装置：a.设计一个控制楼梯电灯的逻辑电路，要求无论是在楼上还是在楼下按动开关都可以打开或关掉楼梯灯。
b.设计一个路灯控制电路，具体要求是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地控制灯的打开和熄灭；当总电源开关断开时，无论三个地方的开关是什么状态，路灯都不亮。
⑶三人表决电路：分别用与非门、译码器和数据选择器三种方法实现三人表决电路，要求：少数服从多数。
(三)实验电路图1.电机起动控制2(a)楼梯电灯控制2(b)路灯控制3.三人表决电路(a)与非门(b)译码器(c)数据选择器(四)仪器设备名称、型号1.EEL-69模拟数字电子技术试验箱2.双路直流稳压电源3.数字万用表(五)理论分析或仿真分析结果1.电机起动控制装置：A B C F0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 01.照明系统控制装置:a.楼梯电灯控制A B C F0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0b.楼梯电灯控制S A B C F0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 13.三人表决电路(六)详细实验步骤及实验结果数据记录 2.电机起动控制装置： ⑴按照逻辑图连接电路⑵分别对三个输入端施加高低电平，观察输出端电平高低情况 ⑶数据记录 ①真值表：1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1111A B C F②结论：逻辑表达式为3.照明系统控制装置:c.楼梯电灯控制⑴按照逻辑图连接电路⑵分别对两个输入端施加高低电平，观察输出端电平高低情况⑶数据记录B F①真值表：②结论：逻辑表达式为b.路灯控制⑴按照逻辑图连接电路⑵分别对四个输入端施加高低电平，观察输出端电平高低情况⑶数据记录①真值表：S A B C F②结论：逻辑表达式为 4.三人表决电路 ⑴按照逻辑图连接电路⑵分别对三个输入端施加高低电平，观察输出端电平高低情况 ⑶数据记录 ①真值表：②结论：逻辑表达式为 (七)实验结论A B C F。