[北京理工大学]《数字电子技术》期末考试试卷 (2)
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
北理工《数字电子技术》在线作业-0002【20春答案47346】
9.晶体管作为开关使用，指它的工作状态处于()。 A.饱和导通 B.截止 C.关闭 D.暂停
10.时序逻辑电路按状态变化的特点分为()。 A.同步时序逻辑电路 B.异步时序逻辑电路 C.米里型 D.摩尔型
判断题 1.一个译码器配以适当的门电路可实现多个逻辑函数，但是逻辑函数中的自变量个数不能多于译码 器输入二进制代码的位数。 A.错误 B.正确
北理工《数字电子技术》在线作业-0002 红字部分为答案！
单选题 1.灌电流负载是门电路输出为()电平时的负载。 A.高 B.低 C.悬空 D.零
2.当与门输入信号A、B的输入顺序为()变化时，将可能出现竞争冒险。 A.00→01→11→10 B.00→01→10→11 C.00→10→11→01 D.11→10→00→01
14.函数值没有被完全定义的逻辑函数，就叫做非完全描述逻辑函数。 A.错误 B.正确
15.在逻辑电路中，状态赋值时用1表示高电平，用0表示低电平，则为正逻辑；反之，用0表示高电 平，用1表示低电平，则为负逻辑。时间来描述。 A.错误 B.正确
17.DAC是将输入的数字量转换成输出的模拟量的器件。 A.错误 B.正确
3.十进制数２３６对应的二进制数是()。 A.11101100 B.11001110 C.01100111 D.01110110
4.用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为()。 A.3.3V B.5V C.6.6V D.10V
5.以下电路中能产生脉冲定时的是()。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器
C.悬空 D.零
数字电子技术试题库及答案学霸专用,用了都说好汇总
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
期末考试数字电子技术试题及答案(DOC)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术基础_北京理工大学中国大学mooc课后章节答案期末考试题库2023年
数字电子技术基础_北京理工大学中国大学mooc课后章节答案期末考试题库2023年1.逐次渐近型8位A/D转换器中的8位D/A转换器的Vomax=10.2V，若输入为3V，则转换后的数字输出D为：答案:010010112.用ROM设计逻辑电路实现两个两位二进数的全加运算，则需要ROM的地址线和数据线至少为：答案:5，33.存储容量为8k×16位的RAM，地址线有（）根。
答案:134.静态RAM一般采用MOS管的栅极电容来存储信息，必须由刷新电路定期刷新。
答案:错误5.以下触发器电路中能够实现二进制计数器（对输入的时钟进行计数，辨识两个时钟周期）功能的电路有：答案:___6.ROM为只读存储器，因此不能对其进行写操作。
答案:错误7.施密特触发器具有两个稳定状态。
答案:正确8.由555定时器构成的电路如图所示，则此电路能够实现（）功能。
【图片】答案:单稳态触发器9.555定时器构成电路如图所示，则此电路的功能为：【图片】答案:施密特触发器10.【图片】上图可以实现的逻辑功能为：答案:半减器11.下图所示74LS151为8选1数据选择器，当用此器件设计逻辑函数【图片】时，D0D1D2D3D4D5D6D7应分别连接到：【图片】答案:0100101012.如图所示74LS283为四位二进制加法计数器，如果要将输入的8421BCD码D3D2D1D1转换为余3码F3F2F1F0，并且把D3D2D1D1分别接到输入端A3A2A1A0上，则输入端B3B2B1B0和低位进位输入CI分别接到：【图片】答案:0010113.已知TTL反相器电路的参数如下：VOH/ VOL=3.6V/0.3V,IOH/IOL=0.2mA/8mA, IIH/ IIL=20uA/0.4mA ，则其驱动同类门的数量即其扇出系数为多少。
答案:1014.三位环形计数器的模为（）？答案:315.如图所示电路输出信号为00110010。
【图片】答案:正确16.单稳态触发器输出信号的脉宽由输入的触发信号决定。
数字电子技术基础复习试卷
课程编号：21200024 北京理工大学2008-2009学年第一学期数字电子技术基础B 期末试题（B 卷）注：试题答案必须写在答题纸上，在试卷和草稿纸上答题无效班级 学号 姓名 成绩一、（10分）判断以下各题正确性，正确画“√”，错误画“×”。
1）要实现四变量的逻辑函数表达式，需采用 3-8 线译码器。
（ ） 2）设计9进制减法计数器，需要3个JK 触发器。
（ ） 3）多谐振荡器有2个稳定状态。
（ ）4）在组合逻辑电路中，门电路两个输入信号同时向相反的逻辑电平跳变的现象叫做竞争，所有的竞争都会产生冒险现象。
（ ）5）时钟脉冲的频率为100kHz ，经过10进制计数器可以获得2kHz 的矩形波。
（ ）6）单稳态触发器的输出脉冲宽度取决于输入触发脉冲的宽度。
（ ） 7）N 位环形计数器是2N 进制计数器。
（ ） 8）时序逻辑电路中一定包含有存储电路。
（ ） 9）4位移位寄存器可以存放8位二进制信息。
（ ） 10）OC 门电路可以将输出端并联使用。
（ ）二、（10分）将下列各式化简为最简与或式，方法不限。
1．D BD C A C BD B A D B A Y +++++=)()( 2．),,,,,,,(),,,(149854310m m m m m m m m D C B A Y ∑= 给定约束条件为：01211102=+++m m m m三、（24分）综合题：1、已知图3-1中（1）（2）（3）为CMOS 门电路，（4）（5）TTL 为门电路，分别写出各电路的输出状态（0、1或高阻）或表达式。
(10分)ILV 3Y IHV 1（1） （2） （3）TGAB15Y（4） （5）图3-12、图3-2是由计数器和输出电路组成的序列脉冲发生器，写出F1和F2在CP 脉冲作用下的输出数值。
（6分）3、分析图3-3由4位全加器组成的组合逻辑电路，列出真值表，说明电路的功能。
（8分）Y 3 图3-210k Ω10k Ω图3-3四、（15分）用8选一数据选择器CC4512设计一检码电路，输入为4位二进制代码，当其能被4或5整除时，输出为高电平，否则输出为低电平。
20年春季北理工《数字电子技术》在线作业答卷【标准答案】
20年春季北理工《数字电子技术》在线作业答卷【标准答案】
北理工《数字电子技术》在线作业-0005
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 30 分)
1.灌电流负载是门电路输出为（）电平时的负载。
A.高
B.零
C.悬空
D.低
答案:D
2.对于TTL与非门闲置输入端的处理，不可以（）。
A.通过电阻33kΩ接电源
B.接电源
C.接地
D.与有用输入端并联
答案:C
3.设计一个十进制计数器，需要的触发器个数至少为（）。
A.7个
B.6个
C.5个
D.4个
答案:D
4.接通电源电压就能输出矩形波形的电路是（）。
A.施密特触发器
B.多谐振荡器
C.单稳态触发器
D.Ｄ触发器
答案:B
5.数字系统和模拟系统之间的接口常采用（）。
A.计数器
B.数/模和模/数转换器
C.存储器
D.多谐振荡器
答案:B
6.当与门输入信号A、B的输入顺序为（）变化时，将可能出现竞争冒险。
A.11→10→00→01
B.00→10→11→01
C.00→01→11→10
D.00→01→10→11
答案:D。
数字电子技术期末考试试题含答案
《数字电子技术》考试试卷（第一套）课程号2904025035 考试时间100 分钟适用专业年级（方向）：应用物理、电信科技2010级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人(注：集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题（共28分）1、（2分）（5E.8）H＝（94.5 ）D＝（10010100.0101 ）8421BCD。
2、（2分）逻辑函数L = + A+ B+ C +D = （1 ）。
3、（2分）由传输门构成的电路如下图所示，当A=0时，输出L= B 。
4、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
5、（3分）A/D转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比较型A/D转换器和逐次比较型A/D转换器的相对速度进行比较，转换速度最快的是_并行比较型A/D转换器__。
6、（2分）集成优先编码器CD4532（功能表见后）正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、（3分）集成数据选择器74HC151构成的电路如下图所示，则其输出 Y= ABC BC A C B A ++⋅⋅ 。
（注：不需化简）018、（3分）某PLA 电路如下图所示，其输出逻辑函数表达式X=C B A C B A ABC +⋅+ 。
9、（2分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为（10101010）B 时，其输出电压为3.4V ，当输入数字量为（10101100）B 时，其输出电压为3.44 V 。
10、（2分）一个存储容量为4K ×4的存储器有 214 个存储单元，若用该存储器构成32K ×8的存储系统，则需 16 片4K ×4的存储器。
数字电子技术4套期末试卷含答案
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
座位号
四川农业大学网络教育专升本考试
数字电子技术试卷
（课程代码252311）
学号姓名
一、判断题（每小题2分，共计16分）
1、TTL与非门电路不用的输入管脚悬空时相当于接地；（）
2、一个触发器就是一个最简单的时序逻辑电路；
（）
3、组合逻辑电路的特点是无论任何时候，输出信号都取决于当时电路的输入信号和电路原来的状态；（）
4、所谓CMOS反相器带拉电流负载也即负载的电流流入反相器；（）
5、计数器的模和容量都是指的计数器所用的有效状态的数量；（）
6、OD门的特点是可以实现线与功能和实现逻辑电平转换；（）
7、从理论上讲，可以用数据选择器实现任何组合逻辑电路；（）
8、同步时序电路和异步时序电路的根本区别是它们的输入信号不同；（）
二、计算题（每小题6分，共计30分）
将下列函数化简成为最简与或式：
1、F(A,B,C)=A B AB ABC
+++
2、2F AB ABD A C BCD =+++
3、3(,,)(0,2,4,6,)m F A B C =∑
4、
题 4
5、
5
题
三、假设起始状态都是“0”，画出下列各图中最后输出Q 的波形，CP 的波形如图所示：（每小题8分，共计16分）
CP
A
CP A B
(1) (2)
(1) 0Q (2) 1Q
四、分析题：（每小题14分，共计14分）
试分析下面电路的逻辑功能，要求：写出表达式，列出真值表，说明逻辑功能。
A B
C
5
五、设计题（每小题12分，共计24分）
1、在某举重比赛中，有A,B,C 三名裁判。
其中A 为主裁判。
当两名（必须包括A 在内）
或两名以上裁判认为运动员合格后发出得分信号，试用与非门设计此逻辑电路；
2、用两个JK 触发器设计一个电路，并画出逻辑图。
已知其状态转换图如下：
排列：n
n
Q Q 01
C
10
01000
0−→−−→−1。