计算机组成原理习题及答案

计算机组成原理习题及答案1 常用的I/O方式中, __程序查询方式_______ 是完全由软件实现I/O 操作的方式.2 CPU从主存取出一条指令并执行该指令的时间叫做_指令周期_____，它常用若干个 _机器周期_____来表示，而后者又包含有若干个时钟周期3 总线是构成计算机系统的互连机构, 是多个__系统功能 ____部件之间进行数据传送的__公共____通道。

4 Cache是一种_高速缓冲_____存储器，是为了解决CPU和__主存____之间_速度_____上不匹配而采用的一项重要硬件技术。

5 总线的仲裁方式包括__集中_____仲裁和__分布_____仲裁1．在计算机中，经常采用的数据校验码是奇偶校验、海明校验和 CRC循环校验校验。

2．并行存储器结构有双端口存储器和多模块交叉存储器两种。

3．复杂指令系统的计算机简称为CISC ，精简指令系统的计算机简称为 RISC 。

4. 控制器中必须有的两个寄存器是 PC 和 IR 。

5．总线仲裁的方式有集中式和分布式两种。

6．磁盘存储器的访问时间主要包括平均等待时间时间、平均找道时间时间和数据传输时间。

7．主机与外设间的数据交换方式有程序查询方式、程序中断方式、DMA方式和通道方式等。

并行存储器结构有-双端口-和-多体交叉-两种。

8 复杂指令系统的计算机简称为CSIC、精简指令系统的计算机简称为RSIC。

9 控制器中必须有的两个寄存器是IR和PC。

10 总线仲裁的方式有集中式和分分散式两种。

10 磁盘存储器的访问时间主要包括寻道时间、等待时间和数据传输时间。

11 常见的主机与外设间的数据交换方式有程序查询方式、中断方式、DMA方式、通道方式和外围处理机方式。

12 浮点数加减法运算的步骤大体分五步： 0操作数检查、对阶、尾数加减、规格化和舍入处理等。

13 CACHE的写操作策略有全写和写回、写一次法三种。

14 一般机器指令由操作码和地址码组成。

15 微指令的基本格式可分为水平和垂直两种。

1. 在计算机术语中，将运算器、控制器合在一起，称为_CPU_____，而将_CPU_____和存储器合在一起，成为 _主机____。

2. 存储器的技术指标有_存储容量_____、_ 存取时间_____、_存储周期____和存储器带宽。

3 DMA和CPU分时使用内存的三种方式是：_停止CPU访内_____，_周期挪用_____，__ DMA与CPU交替访问内存____。

计算机的性能指标：吞吐量表征一台计算机在某一时间间隔内能够处理的信息量。

响应时间表征从输入到系统产生响应之间的时间度量，用时间单位来度量。

利用率在给定的时间间隔内系统被实际使用的时间所占比率，用百分比表示。

处理机字长指处理机运算器中一次能够完成二进制运算的位数，总线宽度一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。

存储器容量存储器中所有存储单元的总数目。

存储器宽度单位时间内从存储器读出的二进制信息量。

主频/时钟周期CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。

CPU执行时间：表示CPU执行一般程序所占用的CPU时间CPU执行时间=CPU时钟周期数*CPU时钟周期CPI 表示每条指令周期数，即执行一条指令所需的平均时钟周期数，CPI=执行某段程序所需的CPU时钟周期数%程序所包含的指令条数。

MIPS 表示平均每秒执行多少百万条定点指令数。

MIPS=指令数%（程序执行时间*106）FLOPS 表示每秒执行浮点操作次数用来衡量机器浮点操作的性能FLOPS=程序中浮点操作次数%程序执行时间计算机的硬件由运算器，存储器，控制器，适配器，总线，和输入/输出软件有系统软件和应用软件系统软件有各种服务性程序，语言程序，操作系统，数据库管理系统。

应用软件，有工程设计软件，数据处理程序，自动控制程序，企业管理程序，情报检索程序，科学计算程序，cache命中率Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率h=Nc/Nc+Nmtc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中则cache/主存系统的平均访问时间ta=h*tc+(1-h)tme表示访问效率e=tc%ta=1%（r+（1-r）h）由于指令和数据放在同一个存储器，称为冯诺依曼结构，如果指令和数据分别放在两个存储器，称为哈佛结构。

通常把取指令的一段时间叫做取值周期，而把执行指令的一段时间叫做执行周期。

把运算器和控制器合在一起称为中央处理机，简称CPU。

目前存储器也放入到CPU芯片中，称为中央处理器。

系统总线是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。

计算机是由运算器、存储器、控制器、适配器、总线和输入/输出设备组成的。

完成浮点加减运算的操作过程大体分为四步：第一步：0操作数检查；第二步,比较阶码大小并完成对阶；第三步,尾数进行加或减运算；第四步，结果规格化并进行舍入处理。

浮点数的乘除运算大体分为六步：第一步，0操作数检查，如果被除数x为0，则商为0，如果除数y为0，则商为无穷大；第二步，阶码加/减操作；第三步，尾数乘/除操作；第四步，结果规格化，第五步，舍入处理，第六步，确定积的符号。

存储器是计算机系统中的记忆设备，用来存放程序和数据。

1.主存的性能指标有哪些存储容量，存取时间，存储周期，存储器带宽。

存取时间，存储周期，存储器带宽反映了主存的速度指标。

这个二进制代码位是存储器中最小的存储单位，称为存储位元。

由若干个存储位元组组成一个存储单元，然后再由许多存储单元组成一个存储器。

存储器分类方法：1. 存储介质2.存储方式3.存储内容可变性。

4.信息易失性5.系统中的作用。

通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

SRAM的优点是存取速度快，但存储容量不如DRAM大。

2.存储器容量的扩充方法及应用。

1.字长位数扩展2.字存储容量扩展1.设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K*8位SRAM芯片组成，需要多少片？（3）需要多少位地址做芯片选择？解：（1）220*32/8=222=4M字节（2）（1024K*32）/（512K*8）=2*4=8片（3）1位5.要求用256K*16位SRAM芯片设计1024K*32位的存储器。

SRAM芯片有两个控制端：当CS有效时，该片选中。

当W/R=1时执行读操作，当W/R=0时执行读操作。

解：需要（1024K*32）/（256K*16）=4*2=8片SRAM芯片，需要log2 (1024K /256K)=2位地址做芯片选择7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。

现在再用一个RAM芯片（8K*8）形成40K*16位的RAM区域，起始地址为6000H。

假设RAM芯片有CS和WE信号控制端。

CPU 的地址总线为A15 -A0，数据总线为D15 -D0，控制信号为R/W（读/写），MREQ（访存），要求：（1）画出主存地址框图。

（2）画出组成连接框图。

解：（1）需要（40K*16）/（8K*8）=5*2=10片SRAM芯片，log2 (40K /8K)≈2.2取3位地址做芯片选择双端口存储器和多体交叉存储器的工作原理。

双端口存储器采用空间并行技术，具有两组相互独立的控制电路，进行并行的独立操作。

多体交叉存储器采用时间并行技术，具有多个相互独立，容量相同的模块，各模块的读写过程采用流水线方式重叠进行。

4.cache存储器的原理、映射方式、写回方式及相关的计算。

Cache功能：cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。

CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。

一个块由若干字组成，是定长的。

当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。

此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache 中。

地址映射方式有：全相联方式、直接方式和组相联方式。

在全相联cache中，全部标记用一个相联存储器来实现，全部数据用一个普通RAM来实现。

全相联方式的主要缺点是比较器电路难于设计和实现，因此只适合于小容量cache采用。

直接映射方式也是一种多对一的映射关系。

直接映射方式的优点是：硬件简单，成本低。

缺点是每个主存块只有一个固定的行位置可存放。

如果块号相距m整数倍的两个块存于同一cache行时，就要发生冲突。

全相联映射和直接映射两种方式的优缺点正好相反。

从存放位置的灵活性和命中率来看，前者为优；从比较器电路简单及硬件投资来说，后者为佳，而组相联是前两种的折衷方案，它适度的兼顾了两者的优点又尽量避免二者的缺点。

全相联映射方式cache的数据块大小称为行，主存的数据块大小称为块。

行与块是等长的。

在全相联映射方式中，将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中，其中块地址存于cache行的标记部分中。

这种带全部块地址一起保存的方法，可使主存的一个块直接拷贝到cache中的任意一行上。

直接映射方式：一个主存块只能拷贝到cache的一个特定行位置上去。

cache的行号i和主存的块号j有如下函数关系：i=j mod m式中m为cache中的总行数。

在直接映射方式中，cache将s位的块地址分成两部分：r位作为cache的行地址，s-r位作为标记（tag）与块数据一起保存在该行。

组相联映射方式：将cache分成u组，每组v行。

主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：m=u*v组号 q=j mod u块内存地址中s位块号划分成两部分：低序的d位（2d=u）用于表示cache组号，高序的s-d位作为标记（tag）与块数据一起存于此组的某行中。

写回方式 1.写回法 2.全写法 3.写一次法写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。

全写法：当CPU写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。

写一次法：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。

9.CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。