TSV硅通孔技术的研究解析
3D IC-TSV技术与可靠性研究
3D IC-TSV技术与可靠性研究摘要：对三维（3 Dimension，3D）堆叠集成电路的硅通孔(Through Silicon Via，TSV)互连技术进行了详细的介绍，阐述了TSV的关键技术与工艺，比如对准、键合、晶圆减薄、通孔刻蚀、铜大马士革工艺等。
着重对TSV可靠性分析的重要性、研究现状和热应力分析方面进行了介绍。
以传热分析为例，实现简单TSV模型的热仿真分析和理论计算。
最后介绍了TSV技术市场化动态和未来展望。
关键词： 3D-TSV；通孔；晶圆减薄；键合；热可靠性0 引言随着半导体制作工艺尺寸缩小到深亚微米量级，摩尔定律受到越来越多的挑战。
首先，互连线(尤其是全局互连线)延迟已经远超过门延迟，,这标志着半导体产业已经从“晶体管时代”进入到“互连线时代”。
为此，国际半导体技术路线图组织(ITRS)在 2005 年的技术路线图中提出了“后摩尔定律”的概念。
“后摩尔定律”将发展转向综合创新，而不是耗费巨资追求技术节点的推进。
尤其是基于TSV(Through Silicon Via)互连的三维集成技术，引发了集成电路发展的根本性改变。
三维集成电路(Three-Dimensional Integrated Circuit，3D IC)可以将微机电系统(MEMS)、射频模块(RF module)、内存(Memory)及处理器(Processor)等模块集成在一个系统内[1]，，大大提高了系统的集成度，减小了功耗，提高了性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来研究的热点。
目前3D集成技术主要有如下三种：焊线连接(Wire-Bonding)、单片集成(Monolithic Integration)和TSV技术[2]。
焊线连接是一种直接而经济的集成技术，但仅限于不需要太多层间互连的低功率、低频的集成电路。
单片集成是在同一个衬底上制作多层器件的新技术，它的应用受到工艺温度要求很高和晶体管质量较差等约束。
硅通孔技术TSV研究ppt课件
TSV技术面临的难题：
➢在价格与成本之间的极大障碍
➢新技术的不确定性所隐含的风险
➢实际的量产需求
1
概述
发展 状况
TSV 的 应用
GaAs 基TSV 20/03/2020
TSV的研究动态
TSV参数 最小TSV直
径 最小TSV间
3
TSV封装剖面图
概述
发展 状况
TSV 的 应用
TSV的研究动态
TSV的关键技术之一——通孔刻蚀
➢ 前通孔(via first)：
在 IC 制 造 过 程 中 制 作 通 孔，分为前道互连和后 道互连
➢ 后通孔(via last) :
制造完成之后制作通孔
GaAs
基TSV 20/03/2020
4
概述
台积电有在28nm以下工艺量产三维LSI的意向。
TSV的 应用
GaAs 基TSV 20/03/2020
以多种尺寸和配置而形成的TSV 和再布线层
12
连接300mm晶圆和半导体芯片的微凸点
TSV的研究动态
概述
2010年12月三星公司采用TSV技术，成功开发出基于该 公司先进的绿色DDR3芯片的8GB RDIMM内存。
感测器
OsmiumTM from Aptina 9
TSV的研究动态
概述
发展 状况
应用TSV的影像感测器实例
2009年3月， 意法半导体推出市场上首款集成扩展景深 （EDoF）功能的1/4英寸光学格式3百万像素Raw Bayer传感器。 意法半导体最新的影像传感器可实现最小6.5 x 6.5mm的相机 模块，而且图像锐利度和使用体验非常出色，同时还兼有尺 寸和成本优势，是一款智能型自动对焦相机解决方案。
tsv工艺原理
tsv工艺原理
TSV（ThroughSiliconVia，穿透硅孔）是一种在硅片上制造立体互联的新型工艺。
它是将硅片加工成一系列孔洞的过程，然后通过这些孔洞将不同层间的电路进行连接。
TSV工艺可以大大提高芯片的集成度和性能，同时也可以降低功耗和成本。
TSV工艺的原理主要包括四个步骤：孔洞加工、内涂层、填充和平整化。
首先，需要在硅片上进行孔洞加工，通常采用的是激光钻孔或等离子体刻蚀等技术。
其次，在孔洞内部涂覆一层金属或聚合物材料，以提高连接的可靠性和稳定性。
然后，将孔洞填充上金属材料，以实现不同层间的电路连接。
最后，进行平整化处理，以便后续的芯片封装。
TSV工艺具有许多优点，例如可以减少芯片大小和功耗，提高性能和可靠性，同时也可以降低成本。
但是，由于其制造过程比传统工艺复杂，因此需要更高的技术水平和设备投入。
未来，随着芯片集成度的不断提高和应用领域的扩大，TSV工艺将会得到更广泛的应用。
- 1 -。
瞬时大电流下微机电引信硅通孔封装的失效机理与实验研究
瞬时大电流下微机电引信硅通孔封装的失效机理与实验研究刘芳怡;娄文忠;丁旭冉;王辅辅;王瑛【摘要】随着引信向微型化、智能化、灵巧化发展,对引信采用三维封装是实现其小型化最为前景的技术.硅通孔(TSV)是三维封装的关键技术,广泛应用在微机电系统(MEMS)的集成中,具有封装尺寸小和能量消耗低的优点.研究了一种应用于MEMS 引信的TSV三维封装技术,该MEMS引信的工作模式要求TSV在引信起爆控制时的瞬时大电流冲击下,电阻改变量在规定允许的范围内.利用有限元分析软件计算TSV在瞬时大电流下的升温曲线,并进行分组实验,对TSV分别施加40 V、330 μF 电容放电条件,10V、330 μF电容放电条件和4V、100 μF电容放电条件.通过对比仿真结果与实验结果,得到TSV的潜在的失效模式和其承载瞬时大电流的能力.通过上述结论分析得出在10 V、330 μF电容放电条件和4V、100 μF电容放电条件下,TSV封装技术可以满足MEMS引信的正常工作.【期刊名称】《兵工学报》【年(卷),期】2014(035)009【总页数】7页(P1356-1362)【关键词】兵器科学与技术;引信;瞬时大电流;硅通孔;有限元仿真;电容放电【作者】刘芳怡;娄文忠;丁旭冉;王辅辅;王瑛【作者单位】北京理工大学机电学院,北京100081;北京理工大学机电学院,北京100081;北京理工大学机电学院,北京100081;北京理工大学机电学院,北京100081;北京理工大学机电学院,北京100081【正文语种】中文【中图分类】TJ43;TN605在引信中应用微机电系统(MEMS)技术可以降低成本、减轻质量,实现小型化发展[1-3]。
法国创新研制了一种MEMS安全、解除保险与发火器件,该MEMS发火件可以提高MEMS起爆器的性能,在大电流激发下会产生电爆炸作用,实现引信的发火功能[4-6]。
利用这种电爆炸过程,Zhao等[7-8]制备了一种新型MEMS引信,该引信需要在瞬时大电流的作用下正常作用,所以激发源采用电容放电的形式。
TSV 通孔技术研究
TSV 通孔技术研究作者：黄铂来源：《中小企业管理与科技·上旬刊》 2013年第8期黄铂（武汉船舶职业技术学院）摘要：介绍了TSV 技术及其优势，针对TSV 中通孔的形成，综述了国内外研究进展，提出了干法刻蚀、湿法刻蚀、激光钻孔和光辅助电化学刻蚀法( PAECE) 等四种TSV 通孔的加工方法，并对各种方法进行了比较，提出了各种方法的适用范围。
关键词：TSV 干法刻蚀湿法刻蚀激光钻孔光辅助电化学刻蚀0 引言TSV (through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术。
图1所示是4 层芯片采用载带封装方法(见图1(a))和采用TSV 方法(见图1(b))封装的外形比较。
采用硅通孔TSV 技术的3D 集成方法能提高器件的数据交换速度、减少功耗以及提高输入/ 输出端密度等方面的性能[1-2]。
采用TSV 技术也可以提高器件的良率，因为大尺寸芯片可以分割为几个功能模块的芯片（小尺寸芯片具有更高的器件良率），再将它们进行相互堆叠的垂直集成，或者将它们在同一插入中介层上进行彼此相邻的平面集成。
1 TSV 的主要技术环节硅通孔技术主要有通孔的形成、晶片减薄及TSV 键合三大技术环节。
1.1 通孔的形成TSV 技术的核心是在晶片上加工通孔，目前，通孔加工技术主要包括干法刻蚀、湿法腐蚀、激光钻孔以及光辅助电化学刻蚀四种。
1.2 晶片减薄为了保证通孔形成的孔径和厚度比例在一个合理的范围内，采用3D 封装的晶片必须要进行减薄。
目前，比较先进的多层封装技术能够将芯片的厚度控制在100μm以下，未来的芯片厚度需要减薄到25μm-1μm 近乎极限的厚度。
目前多采用磨削加工技术进行晶片减薄，为了解决减薄后晶片不发生翘曲、下垂以及表面损伤扩大以及晶片破裂等问题，在磨削过程中必须保持晶片始终保持平整状态，这也是晶片减薄技术中急需解决的问题。
1.3 TSV 键合TSV 键合技术是指完成通孔金属化和连接端子晶片之间的互连。
基于TSV技术的CMP工艺优化研究
2 （总第 277 期）A ug援 2019
电 子 工 业 专 用 设备
Equipment for Electronic Products Manufacturing
先进封装技术与设备
采用金属热压键合和共晶键合工艺，通过以上工 艺步骤可实现完整的 3D TSV 封装。
前通孔工艺是指在器件前道工艺前进行通孔 制作，该工艺的 TSV 填充 材料 必须耐 高温 ，一 般 只有重掺杂多晶硅可适用，但重掺杂多晶硅电阻 系数远高于金属铜，有一定的工艺局限性。中通孔 工 艺 是 指 TSV 通 孔 结 构 在 CMOS 电 路 （或 FEOL）与后端制程（BEOL）之间形成，该工艺可选择
9
门延迟
8
7
6
5
4
3
2
1
0
互连延迟
2000 1800 1600 1400 1200 1000 800 600 400 200
/nm
时间轴 / 技术节点 图 1 晶体管门延迟及互连 RC 延迟的变化趋势
/ 年份
集成电路制造和封装行业根据自身优势对 TSV 技术不断加大研发投入，促使 TSV 技术开发 了几种不同的可行方案，从工艺次序角度可分为 前通孔、中通孔、后通孔和键合后通孔等几种形 式，如图 2 所示。其关键工艺主要有通孔形成、多 层薄膜淀积、通孔内的金属填充、铜的化学机械抛 光、超薄晶圆的抛光减薄，芯片级或晶圆级的叠层 键合等。
A ug援 圆019（总第 277 期） 3
先进封装技术与设备
电 子 工 业 专 用 设备
Equipment for Electronic Products Manufacturing
为基于中通孔 TSV 的两步 CMP 工艺应用示意图。 由于 TSV 技术的自身特点，硅通孔深宽比大，在结 构尺寸上是普通 CMP 工艺加工对象的 10~100 倍， 通孔深度通常为 50~100 滋m，硅通孔大马士革铜工 艺淀积厚度一般为 10~40 滋m，CMP 去除到 TEOS 氧化层终止，铜的去除率大于 1 000 nm/min。碟型凹 陷需控制在 1 000 nm±20%，当厚度为 45 滋m 时， 铜 层 去 除 率 需 大 于 4 滋m/min，10~12 min 可 去 除 43 滋m 以上的铜层，通孔结构在抛光过程中会产 生一定的凹陷或凸起，过大的凹陷会造成接触点 开路，而过大的凸起会产生器件接触不良，因此需 选择高去除速率且低选择比的抛光液。TSV CMP 比金属互连工艺中的 CMP 敏感性要低一些，但去 除厚度和抛光时间更长，抛光工艺带来的碎片风 险更大。此外，封装厂更倾向于价格低廉的 CMP 设备，可能会对 TSV 技术中的 CMP 工艺性能带 来一定限制，需要进一步优化抛光工艺。
硅通孔(TSV)工艺学习报告
硅通孔（TSV）工艺
学习报告
高旺（13307130154）|电子封装材料与工艺|2016 年 6 月 11 日
2. 分类
3D IC 最常使用的分类方法是以硅通孔技术的制程、工序为依据，硅通孔技术按照 制程可分为前通孔(Via First)、中通孔(Via Middle)与后通孔(Via Last)等三种制程。其中前 通孔是指在晶圆元件制作前进行硅通孔制程；中通孔则在元件制程后、后段导线制作 前，进行硅通孔制程；后通孔是指在晶圆后段导线制作(Back End of the Line, BEOL)后， 才进行硅通孔的制作。以上只是大致上之区分，实际制程根据不同公司、组织以及研 究单位之发展，仍有些微变化。
总的来说，目前行业内普遍看好 3D 硅集成技术。 推动 3D 集成技术的行业发展的最有影响力的当属 1965 年的诺贝尔物理学奖获得 者——Richard Feynman（理查德.费曼）。在 1985 年 8 月 9 日 Gakushuin 大学（东京） 的 Yoshio Nishina 的追悼会上，费曼做了题目为《未来的计算机器（Computing Machines in the Future）》的演讲，说“另一方面的改进是物理器械方面的而不是让所有集成在 一块电路板上。这样使可以在每一层上来制造而不是一次性做完，你可以先制造几层， 随着时间的推移还可以加入更多层电路。”费曼不仅告诉我们要往 3D 方向发展，还教 我们今后如何制作它。即使是在今天，许多致力于 3D 集成研究的学者依然喜欢引用他 在 1985 年东京的演讲。
新型硅通孔(TSV)的电磁特性研究
新型硅通孔（TSV）的电磁特性研究新型硅通孔（TSV）的电磁特性研究引言在现代电子器件中，芯片内部不同层次的互连是实现器件功能的重要组成部分。
随着半导体技术的不断发展，为了满足更高的处理速度和更大的集成度需求，三维集成电路（3D-IC）技术逐渐崭露头角。
而新型硅通孔（TSV）是实现3D-IC技术的核心部件之一。
本文将就TSV的电磁特性进行研究，探讨其在电磁波传输方面的影响。
1. TSV的定义和结构TSV即新型硅通孔（Through Silicon Via），是一种在硅晶片上实现垂直电连接的微细孔洞。
其基本结构包括上下两个金属壳，即上层金属（UM1）和下层金属（LM1），以及填充间隔层（IS1）。
TSV的孔洞通过硅基底，将上下两层金属电极连接在一起。
这种结构使得芯片内部层间互连更加紧凑，并可在芯片的不同层次之间进行电信号的高速传输。
2. TSV的电磁特性研究方法为了准确研究TSV的电磁特性，我们首先采用有限差分时域（FDTD）方法对TSV进行数值模拟，分析其在电磁波传输中的响应。
同时，为了验证数值模拟结果的准确性，我们还进行了实验测试，对TSV进行了电磁特性的测量。
通过比较实验结果和数值模拟结果，我们可以得出准确的结论。
3. TSV的电磁波传输特性在电磁波传输中，TSV会对信号的频率、传输损耗和信号延迟等产生影响。
通过对TSV的电磁特性进行研究，我们可以得到以下结论：3.1 TSV的分布电容对频率响应的影响TSV作为一种电连接通道，具有一定的分布电容。
这种分布电容导致了TSV的电磁响应在高频段产生明显的衰减。
因此，在高频信号传输中，TSV会引起传输信号的衰减和失真现象。
为了解决这个问题，可以采取优化设计方法，如增加TSV的直径或改变其结构以降低分布电容。
3.2 TSV的传输损耗TSV的传输损耗是指信号经过TSV传输时所产生的能量损耗。
传输损耗主要有两个因素：金属电极导线的电阻和附近材料的电磁耗散。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安电子科技大学硕士研究生课程考试试卷科目集成电路封装与测试题目硅通孔（TSV）工艺技术学号 1511122657 班级 111504 姓名马会会任课教师包军林评卷人签名项注意事1511122657 马会会摘要:本文主要介绍近几年封装技术的快速发展及发展趋势。
简单介绍了TSV技术的发展前景及其优势。
详细介绍了硅通孔工艺以及其关键技术。
并针对TSV 中通孔的形成，综述了国内外研究进展，提出了干法刻蚀、湿法刻蚀、激光钻孔和光辅助电化学刻蚀法（PAECE）等四种TSV通孔的加工方法、并对各种方法进行了比较，提出了各种方法的适用范围。
关键词：后摩尔时代；封装技术；TSV；硅通孔Abstract:This paper mainly introduces the rapid development and development trend of packaging technology in recent years.In the brief introduction of several vertical packaging technology, the paper focuses on the development of TSV technology and its advantages. The technology of Si - through hole and its key technologies are introduced in detail. In this paper, the research progress of TSV was summarized, and the method of dry etching, wet etching, laser drilling and photo assisted electrochemical etching (PAECE) was proposed, and four kinds of TSV through hole were compared.Keywords:Post Moore era; packaging technology; TSV; silicon through hole引言集成电路技术在过去的几十年里的到了迅速的发展。
集成电路的速度和集成度得到了很大的提高并且一直遵循摩尔定律不断发展，即单位集成电路面积上可容纳的晶体管数目大约每隔18个月可以增加一倍。
然而，当晶体管尺寸减小到几十纳米级后，想再通过减小晶体管尺寸来提升集成电路的性能已经变得非常困难，要想推动集成电路行业继续遵循摩尔定律发展就不得不寻求新的方法。
自从集成电路发明以来，芯片已无可辩驳地成为电子电路集成的最终形式。
从那以后，集成度增加的速度就按照摩尔定律的预测稳步前进。
摩尔定律的预测在未来若干年依然有效的观点目前仍然被普遍接受，然而，一个同样被广泛认同的观点是，物理定律将使摩尔定律最初描述的发展趋势停止。
在这种情况下，电子电路技术和点路设计的概念将进入一个新的发展阶段，互连线将在重要性和价值方面得到提升。
在被称作“超越摩尔定律”的新兴范式下，无论是物理上还是使用上，在z轴方向组装都变得越来越重要。
目前在电子封装业中第三维正在被广泛关注，成为封装技术的主导。
图1 封装的技术演变与长期发展图Fig 1Technical evolution and long term development of packaging 3D(three-dimensional)集成电路被认为是未来集成电路的发展方向，它通过使集成芯片在垂直方向堆叠来提高单位面积上晶体管数量，使得在相同工艺下芯片的集成度可以大大的提高。
以前实现三维集成电路堆叠的主要方法是丝焊工艺和倒装芯片工艺，它们都是将分立集成电路进行简单的垂直方向上的堆叠，芯片间的互连是通过芯片管脚片外简单对接实现的，虽然这也实现了芯片的三维堆叠，如图 1.1 中左图所示，但是该互连方式使得芯片间连线依然较长，并不是真正意义上的三维集成电路，而“穿透硅通道(Through-Silicon Vias)”技术的出现才使实现真正紧密集成多块芯片的三维集成电路成为了可能，如图 1.1 右图所示，TSV 使得各芯片间互连线更短了，而且互连线都在芯片的内部，这样受到的干扰也比互连线在外部小得多[1]。
图2 运用引线键合（左）和TSV（右）的3D集成电路Fig 2 3D integrated circuits with wire bonding (left) and TSV (right).TSV 技术可以使集成电路的性能从多个方面得到很大的提升。
TSV 技术能很好地提高集成电路的集成度；能大大缩短了集成电路之间连线，进而使延时和功耗都得到了显著地减小；同时，TSV 技术还能把不同工艺材料和不同的功能模块集成到一起，给芯片整体性能优化带来很大方便。
这些显著的优势都使得 TSV 技术近年来成为热门的研究领域。
1 3D集成中的TSV技术3D集成并不是一个崭新的概念,早在1967年美国RCA公司就已经提出这种想法,并且有少数电子产品就使用了量身定做的3D封装方式，但可惜3D封装的概念还没有主流技术。
随着市场对产品功能与性能需求和挑战的急速增加,传统ZD 集成技术的瓶颈问题越来越突出,3D集成技术才被人慢慢从新重视起来。
1989年,日本东北大学的Koyanagi等人首次提出一种制造3D集成电路的工艺方法,即将晶圆与另一片厚的晶圆连结起来后,从晶圆的背后将其磨薄[5]。
1995年他们又开发了用poly-Si材料制作多层TSV的技术。
目前3D集成技术被认为是未来集成技术的发展方向，并可以使摩尔定律继续有效的有力保证。
在实现3D集成的技术中,硅通孔(Through Silicon Via,TSV)技术扮演者极其重要的关键角色,它使得3D互连成为可能。
它不仅可以作为3D集成电路中信号的通道,也可以作为3D集成电路中散热的通道。
具体来讲,TSV就是用来连通硅晶圆上下两边的通孔,并在通孔中关注导体形成互连线。
具体灌注的导体可以根据其应用目的而定,如Cu,W以及poly-si,并用绝缘层(通常为2SiO)将TSV导体与基底隔离开来.而这层绝缘层也将给TSV引入主要的寄生电容以及影响TSV的热性能。
同时,TSV导体与通孔壁之间还会有一层很薄的阻碍层(如Ta),用来阻止TSV导体的金属原子向硅基底渗透。
由3D 工艺流程确定TSV的发展路线图。
表1 TSV尺寸发展路线Table 1 development route of TSV dimensionsTSV（through silicon via）技术是穿透硅通孔技术的缩写，一般简称硅通孔技术。
采用硅通孔TSV技术的3D集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能[6]。
采用TSV技术也可以提高器件的良率，因为大尺寸芯片可以分割为几个功能模块的芯片（小尺寸芯片具有更高的器件良率），再将它们进行相互堆叠的垂直集成，或者将它们在同一插入中介层上进行彼此相邻的平面集成。
硅通孔技术（TSV）是通过在芯片和芯片之间、晶圆与晶圆之间制作垂直导通，实现芯片之间互连的最新技术。
它将集成电路垂直堆叠，在更小的面积上大幅提升芯片性能并增加芯片功能。
与以往的IC封装键合和使用凸点的叠加技术不同。
TSV能够使芯片在三维方向上堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
因此，业内人士将TSV称为继引线键合（Wire Bonding）、TAB和倒装芯片FC之后的第四代封装技术。
图3 三代封装技术Fig 3 Three generation packaging technology由于TSV工艺的内连接长度可能是最短的，因此可以减小信号传输过程中的寄生损失和缩短时间延迟。
TSV的发展将受到很多便携式消费类电子产品的有力推动，这些产品需要更长的电池寿命和更小的波形系统。
芯片堆叠是各种不同类型电路互相混合的最佳手段，例如将存储器直接堆叠在逻辑器件上方。
2 TSV 技术的发展趋势如图1所示，近几年TSV技术的发展迅速，2007 年至2012年，TSV 专利数量持续稳步增长，TSV 越来越受到关注。
TSV逐步成为目前电子封装技术中最引人注目的一种技术[7]。
图4 1992~2012年公开的TSV专利Fig 4 TSV open 1992~2012 patentsTSV技术将在垂直方向堆叠层数、硅片减薄、硅通孔直径、填充材料、通孔刻蚀等方面继续向微细化方向发展。
在垂直方向上堆叠层数由2007年的3-7层裸芯片发展到2015年的5～14层裸芯片的堆叠。
为使堆叠14层裸芯片的封装仍能符合封装总厚度小于lmm的要求，在硅片减薄上，由2007年的20um~50um的厚度减低至2015年的8um厚度。
在硅通孔的直径上，由2007年的4.0um缩小至2015年的1.6um。
TSV技术发展重点还包括工艺开发、三维Ic设计测试、多尺寸通孔技术以及静电保护。
3 硅通孔工艺的分类和流程在实践中实现硅通孔的过程有很多,大体可以分为三类:①前段制程前先通孔型是指在没有做任何CMOS工艺前在空白硅片上制作通孔；②后段制程后先通孔型是指在CMOS器件即将完成和硅片减薄工艺前先制作通孔；③后段制程后后通孔型是指器件硅片在通孔形成前先减薄到其最终厚度.先通孔技术通孔材料是多晶硅;后通孔技术通孔材料是铜、钨。
TSV是通过铜填充或者铜的均匀性淀积进行制作的。
其中，铜从通孔底部和侧壁同时开始生长。
为了确保通孔顶部附近能够进行速度较慢的放射状生长以获得无孔洞填充结果，电镀系统还采用了一些有机添加剂，以下是所用的工艺步骤：（1）通过刻蚀或者激光熔化在硅晶体中形成通孔（2）通过PECVD淀积氧化层（3）通过PVD、PECVD或MOCVD工艺淀积金属粘附层/阻挡层/种子层；（4）通过电化学反应往通孔中淀积铜金属（5）通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属。
如图3.1所示为制作硅通孔的基本流程图图5 制作硅通孔的基本流程图Fig 5 The basic flow chart of making silicon through holeTSV技术不仅可以连接两块芯片内的不同核心，还能将处理器和内存不同部件连在一起，并通过大户签个微小的连线传输数据，比如在硅锗芯中，通过钻出许多细微的孔洞并以钨材料填充。
就能够得到TSV。
相比之下目前的芯片大多使用总线（BUS）通道传输数据，容易造成堵塞、影响效率。
更加节能也是TSV的特色之一。
据称，TSV可以将硅锗芯片的功耗降低大约40%。