八选一数据选择器
八选一数据选择器
八选一数据选择器1.4’b1001<<2=（6‘b100100），4’b1001>>2=（4’b0010 ）。
2、完整的条件语句将产生（组合逻辑电路）电路，不完整的条件语句将产生（时序逻辑电路）电路。
3、用EDA技术进行电子系统设计的目标是最终完成（专用集成电路ASIC）的设计。
4、可编程器件分为（现场可编程列阵FPGA）和（复杂可编程逻辑器件 PLD）5、系统函数和任务函数的首字符标志为（$），预编译指令首字符标志为（#）。
6、一个基本的Verilog-HDL程序由（Verilog-HDL ）模块构成。
7、EDA技术在应用设计领域主要包含哪四个方面的内容（HDL）、（PLD ）、（ EDA工具软件）、（EDA开发系统）8、EDA技术的基本特征主要有哪5个方面：（自顶向下的设计方法）、（采用硬件描述语言）、（高层综合和优化）.（并行工程）、（开放性和标准化）9、当前最流行的并成为IEEE标准的硬件描语言是（ VHDI ）和（ Verilog-HDL）10、一个完整的Verilog-HDL设计模块包括：（模块关键字和模块名）、（端口列表）、（端口定义）、（功能描述）这4部分。
11Verilog-HDL模块的I/O端口声明用来声明模块端口定义中各端口数据流动方向，包括（输入端口）、（输出端口）、和（双向端口）12、Verilog-HDL语言的三种常用的模型描述方法为（行为描述）、（数据描述）和（结构描述）13、Verilog-HDL的数值集合由哪四种基本的值组成（0）、（1 ）、 x）、( z ）14、10’hxf=（10’xxxxxx1111 ）10’hzf=（10’zzzzzz1111 ）15、若a=5’b10x01,b=5’b10x01,则a= =b的结果为（ X ）、a= = =b的结果为（ 1 ）16、Wire[15:0] wire-b表示连线宽度为（16 ）位，其最高位为（15），最低位为（0）。
数电综合课件-数据选择器(MUX)
CD AB 00 01 11 10
00 1 1
01
11
11 1
1
10 1 1 1
(a) 圖 4.2.28
C AB 0 1 降維D 00 1
01 1
11 D D 10 D 1
D5
D6 D7
A2～A0：地址輸入端； D7～D0 ：數據輸入端； EＮ：使能端； Y：輸出端；
圖 4.2.22 ( b )簡化符號
EN 1 D0 D1 D2 D3
D4 D5 D6 D7
A0
1
1
A1
1
1
A2
1
1
& ≥1
Y 1Y
Vcc D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9
0
(A<B) i
B0
B0
B4
B1
B1
F A<B
B5
B2
B2
B6
B3
B3
B7
圖 4.2.30
A0
A 1 7 48 5
A2
F A>B
A3
(A>B) i
(A=B) i F A=B
Байду номын сангаас
(A<B) i
B0
B1
F A<B
B2
B3
F A>B F A=B F A<B
(2) 並聯方式
A 15---12 B 15---12
8选1数据选择器74LS151
8选1数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图所示，功能见表。
选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。
838电子（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
新艺图库如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
工作原理ab126计算公式大全74LS151功能表:在数字系统中，往往要求将并行输出的数据转换成串行输出，用数据选择器很容易完成这种转换。
例如将四位的并行数据送到四选一数据选择器的数据端上，然后在A1，A0地址输入端周期性顺序给出00 01 10 11,则在输出端将输出串行数据，不断重复。
数据选择器除了能从多路数据中选择输出信号外，还可以实现并行数据到串行数据的转换，作函数发生器等。
1.逻辑特性(1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。
通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。
(2) 构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即数据选择器的原理o74LS151为互补输出的8选1数据选择器，引脚排列如图3－2，功能如表3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图74LS151引脚排列使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1），多路开关被禁止。
1）使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
双4选1数据选择器实现8选1真值表
双4选1数据选择器实现8选1真值表一、任务介绍在数字电路设计中，数据选择器是一种常见的逻辑电路元件，用于从多个输入数据中选择一个输出。
双4选1数据选择器是一种特殊的数据选择器，它具备两组输入数据，每组包含4个输入信号，从而实现8选1的选择功能。
本文将深入探讨双4选1数据选择器的原理和真值表实现。
二、双4选1数据选择器原理双4选1数据选择器的原理基于逻辑门的组合，常见实现方式是使用与门（AND）、或门（OR）、非门（NOT）和选择门（MUX）。
以下是双4选1数据选择器的标准逻辑图：____ _______A0 ----| \ | || AND |----A| |A1 ----|____/ _______ OR |--------- Y| |_____|B0 ------------| || MUX |B1 ------------| ||_______|其中，A0、A1为第一组输入信号，B0、B1为第二组输入信号，Y为输出信号。
AND门用于生成选择信号A，OR门用于生成选择信号B，MUX门根据选择信号实现8选1的功能。
三、双4选1数据选择器真值表分析根据双4选1数据选择器的原理，可以得到其真值表。
由于该选择器具备8个输入和1个输出，总共有256种输入组合，我们将根据选择器的功能特点进行真值表的分析。
1. 选择信号A与选择信号B的关系双4选1数据选择器的第一组输入信号（A0、A1）和第二组输入信号（B0、B1）分别生成选择信号A和选择信号B。
根据逻辑电路的定义，选择信号A和选择信号B只能有一个为1，即A+B=1。
因此，我们可以根据选择信号的取值进行划分。
•当A=0，B=1时，第一组输入信号为数据输入，第二组输入信号为选择信号，此时选择器将根据第二组输入信号的取值选取相应的数据作为输出。
•当A=1，B=0时，第一组输入信号为选择信号，第二组输入信号为数据输入，此时选择器将根据第一组输入信号的取值选取相应的数据作为输出。
数字电路课内实验讲义201004
数字电路实验讲义杭州电子科技大学2010.04实验1 数据选择器的应用1 实验目的1.了解数据选择器的电路结构和特点。
2.掌握数据选择器的逻辑功能和测试方法。
3.掌握数据选择器的基本应用。
2 实验仪器与器件3 实验原理数据选择器又称为多路开关，是一种重要的组合逻辑部件。
它是一个多路输入、单路输出的组合电路，能在通道选择信号（或称地址码）的控制下，从多路数据传输中选择任何一路信号输出。
在数字系统中，经常利用数据选择器将多条传输线上的不同数字信号，按要求选择其中之一送到公共数据线上。
另外，数据选择器还可以完成其它的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。
（一）用门电路设计四选一数据选择器四选一数据选择器表达式为301201101001d A A d A A d A A d A A Y +++=，由表达式可以得到当A 1A 0=00时，Y=d 0；A 1A 0=01时，Y=d 1； A 1A 0=10时，Y=d 2；A 1A 0=11时，Y=d 3，这样就起到数据选择的作用。
同时由表达式可以直接用门电路设计出数据选择器电路，该电路如图2.4.1所示。
（二）双四选一数据选择器74LS153的应用74LS153数据选择器集成了两个四选一数据选择器，外形为双列直插，引脚排列如图2.4.2所示，逻辑符号如图2.4.3所示，其中D 0、D 1、D 2、D 3为数据输入端，Q 为输出端，A 0、A 1为数据选择器的控制端（地址码），同时控制两个数据选择器的输出，S 为工作状态控制端（使能端），74LS153的功能表见表2.4.1。
用数据选择器74LS153实现组合逻辑函数设计举例：当变量数等于地址端的数目时，则直接可以用数据选择器来实现逻辑函数。
现设逻辑函数F （X ，Y ）=∑m （1，2），则可用一个四选一完成，根据数据选择器的定义：30120110100101D A A D A A D A A D A A )A ,Q(A +++=，令A 1=X ，A 0=Y ，1S =0（使能信号，低电平有效），1D 0=1D 3=0，1D 1=1D 2=1，那么输出Q=F 。
用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路
八选一数据选择器74LS151 设计一个8421BCD 非法码检测电路用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路，当输入为非法码组时，输出为 1,否则为零。
二进制数与B C D码的对应关系如表10所示。
写出函数Y的逻辑表达式。
画出电路图并接线调试，观察是否与表10相符。
表10 输入与输出关系由所给出二进制数与BCD码的对应关系可以列出输出Y的真值表,通过卡诺图化简得到了输出逻辑函数Y的最简表达式:Y=A3(A2A1Ao+A2A1Ao'+A2A1'Ao+A2'A1Ao+A2A1 'Ao'+A2'A1Ao)+A2'A1Ao*0+A2'A'Ao'*0所以可以用8选1数据选择器实现得D0=D1=G'=0，D2=D3=D4=Ds=D6=D,=D,A=A,B=B,C=C由此式可以画出逻辑图13如下所示:图13 8421BCD 非法码检测电路逻辑图根据图13所示所示的逻辑图，在Multisim环境下搭接电路图如图14所示，在图14所示的电路中，指示灯X1,X2，X3和X4用于指示输入的逻辑电平指示灯，X5用于指示输出的逻辑电平。
图14 8421BCD 非法码检测电路仿真图在图14所示的电路中，指示灯灭表示低电平，指示灯亮表示高电平。
当A，B，C,D 输入不同的电平时，其仿真结果如图15所示。
图15所对应的输入输出结果如表11所示。
表 11 8421BCD 非法码检测电路真值表图 15 8421BCD 非法码检测电路仿真结果由图15和表11的测试结果可知，8421BCD 非法码检测电路的测量结果与表10的真值表完全一致，说明图13所示的逻辑图完全正确。
双4选1数据选择器实现8选1真值表
双4选1数据选择器实现8选1真值表在数字逻辑电路中，数据选择器是一种常见的集成电路，它通常用于从多个输入信号中选取一个输出信号。
其中，双4选1数据选择器是一种特殊的选择器，它有两个数据输入端，一个双输入选择端和一个输出端。
而8选1真值表是一种逻辑表，其中有8个输入和1个输出，用来描述逻辑门的功能和行为。
在本文中，我们将探讨如何通过双4选1数据选择器来实现8选1真值表的功能，以及其在数字逻辑电路中的应用。
1. 双4选1数据选择器的基本原理和结构双4选1数据选择器是由两个4选1数据选择器和一个双输入选择端组成的。
其基本原理是根据选择端的输入信号来决定输出端连接的哪一个数据输入端。
具体而言，当选择端的输入信号为00时，输出端连接第一个数据输入端的信号；当选择端的输入信号为01时，输出端连接第二个数据输入端的信号；当选择端的输入信号为10时，输出端连接第三个数据输入端的信号；当选择端的输入信号为11时，输出端连接第四个数据输入端的信号。
2. 实现8选1真值表的过程要实现8选1真值表的功能，首先需要将8个输入信号分别连接到两个双4选1数据选择器的数据输入端。
根据8个输入信号的组合，将选择端的输入信号设置为相应的二进制数。
当输入信号为000时，选择端的输入信号为00；当输入信号为001时，选择端的输入信号为01；依此类推。
根据选择端的输入信号来确定输出端连接的数据输入端，从而得到输出信号。
3. 应用及意义双4选1数据选择器实现8选1真值表在数字逻辑电路中有着广泛的应用。
在多路选择器、译码器和多功能逻辑电路中，都可以采用双4选1数据选择器实现8选1真值表的功能。
其优点是占用空间小、功耗低、成本低、性能稳定。
它可以通过逻辑门的组合来实现多种逻辑功能，具有很强的灵活性和通用性。
4. 个人观点和理解在我看来，双4选1数据选择器实现8选1真值表的功能是一种非常巧妙的设计。
通过利用双4选1数据选择器的特性，可以将多个输入信号转换成一个输出信号，实现信号的选择和控制。
八选一数据选择器逻辑电路设计思路
八选一数据选择器逻辑电路设计思路哎呀，这道题目可真是让人头疼啊！不过，别着急，我们一起来想办法解决这个问题吧！我们来看看这个题目的要求：八选一数据选择器逻辑电路设计思路。
简单来说，就是要我们设计一个逻辑电路，它可以从8个输入信号中选择其中一个输出。
这听起来好像很简单，但是实际上还是有一些细节需要注意的。
那么，我们现在就开始着手解决这个问题吧！我们需要明确一下这个逻辑电路的基本结构。
一般来说，这种类型的逻辑电路通常由触发器和多路复用器组成。
触发器可以用来存储输入信号的状态，而多路复用器则可以用来选择不同的输入信号进行处理。
接下来，我们需要考虑一下具体的实现方法。
对于这个问题，我们可以使用两个触发器和三个多路复用器来实现。
具体来说，我们可以将第一个触发器的Q0引脚连接到第二个触发器的D引脚上，这样就可以实现第一个触发器的输出与第二个触发器的输入相同。
然后，我们将第一个触发器的Q1引脚连接到第三个多路复用器的A引脚上，将第一个触发器的Q2引脚连接到第四个多路复用器的A引脚上，将第一个触发器的Q3引脚连接到第五个多路复用器的A引脚上，将第一个触发器的Q4引脚连接到第六个多路复用器的A引脚上，将第一个触发器的Q5引脚连接到第七个多路复用器的A引脚上，将第一个触发器的Q6引脚连接到第八个多路复用器的A引脚上。
这样一来，当第一个触发器的输出为1时，第二个触发器的输出就会被选择出来；当第一个触发器的输出为0时，第二个触发器的输出就不会被选择出来。
同样的道理，当第一个触发器的输出为1时，第三个、第四个、第五个、第六个、第七个和第八个多路复用器的输出都会被选择出来；当第一个触发器的输出为0时，这些多路复用器的输出就不会被选择出来。
我们还需要考虑一下如何控制这个逻辑电路的工作状态。
一般来说，我们可以使用一些基本的逻辑门来实现这一点。
比如说，我们可以使用与门来控制触发器的输出是否为高电平；使用或门来控制多路复用器的选择功能是否被激活；使用非门来控制整个逻辑电路的工作状态是否被改变。
八选一数据选择器原理
八选一数据选择器原理在进行数据处理和分析的过程中，经常会遇到需要从一系列数据中选择一个特定的值的情况。
为了解决这个问题，可以使用八选一数据选择器。
八选一数据选择器是一种常见的选择器，它可以从八个选项中选择一个特定的值。
八选一数据选择器的原理很简单，它通过比较八个选项的值，然后选择出其中的一个作为最终的结果。
具体来说，八选一数据选择器首先会比较第一个选项和第二个选项的值，然后选择出较大或较小的一个作为当前的最值。
接下来，它会将当前的最值与第三个选项的值进行比较，然后再次选择出较大或较小的一个作为新的最值。
这个过程会一直进行下去，直到将所有的选项都比较完为止。
最终，八选一数据选择器会选择出最大或最小的一个值作为最终的结果。
八选一数据选择器的原理可以通过以下示例来说明。
假设有八个选项，分别是1、2、3、4、5、6、7和8。
首先，八选一数据选择器会将第一个选项1作为当前的最值。
然后，它会将当前的最值1与第二个选项2进行比较，选择出较大或较小的一个作为新的最值。
在这个例子中，新的最值是2。
接下来，八选一数据选择器会将新的最值2与第三个选项3进行比较，选择出较大或较小的一个作为新的最值。
以此类推，直到将所有的选项都比较完为止。
在这个例子中，最终的结果是8，因为8是这八个选项中最大的值。
八选一数据选择器的原理可以应用在各种场景中。
例如，在电子设备中，八选一数据选择器可以用来选择不同的输入信号，从而实现信号的切换和转换。
在数据分析中，八选一数据选择器可以用来选取最大或最小的数据，从而得出一些统计结果。
在机器学习中，八选一数据选择器可以用来选择最优的特征，从而提高模型的性能和效果。
八选一数据选择器是一种常见的选择器，它可以从八个选项中选择一个特定的值。
它的原理是通过比较选项的值，选择出最大或最小的一个作为最终的结果。
八选一数据选择器可以应用在各种场景中，从而实现不同的功能和目标。
通过了解八选一数据选择器的原理，我们可以更好地理解它的工作原理，并在实际应用中灵活运用。
八选一数据选择器
图4-4五输入与门的输出SPICE文件
图4-6五输入与门仿真示意图
从电路图可知，该五输入与门有五个输入端，S，A，B，C，D。电路仿真图中可知，当S，A，B，C，D都为1时，输出Y才为1。当S，A，B，C，D之中至少有一个为0时，输出Y为0。由仿真图可知该功能是正确的。
图4-7五输入与门LVS对比
4.2八输入或门的设计
版图设计在大学阶段课程教学使用软件为Tanner该软件有L-Edit、S-Edit、T-Spice、W-Edit和LVS组成。
Tanner集成电路设计软件是由Tanner Research公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。
IC版图设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图3-3八选一数据选择器版图的DRC检查
图3-4八选一数据选择器版图仿真示意图
由上面的版图仿真示意图可知，当S=1时，不管C，B，A是什么，输出的W=1，Y=0。当S=0，CBA=000时，Y=D0=0，W=1。当S=0，CBA=001时，Y=D1=0，W=1。当S=0，CBA=010时，Y=D2=0，W=1。当S=0，CBA=011时，Y=D3=0，W=1。当S=0，CBA=100时，Y=D4=1，W=0。当S=0，CBA=101时，Y=D5=1，W=0。当S=0，CBA=110时，Y=D6=0，W=1。当S=0，CBA=111时，Y=D7=1，W=0。由此可知，该版图实现了八选一数据选择器的功能。
参考文献
[1]李蓉.基于VHDL语言的数字抢答器的设计[J].科技风，2008,24:42-46.
[2]侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计(修订版)[M].西安：西安电子科技大学出版社，2005:3-9.
[3]孟庆海，张洲.VHDL基础及经典实例开发[M].西安：西安交通大学出版社，2008,4:1-5.
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-EditPro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计版图的系统。
4.3反相器
图4-10反相器电路图
电路图设计反相器使用了一个NMOS和一个PMOS，并且两个并联，
输入端A和一个输出端Y。
图4-11反相器仿真示意图
反相器应该是对输入信号进行做反相处理，输入输出信号状态相反，从仿真示意图看出，该反相器的输出波形和输入波形相反。
图4-12反相器版图
图4-12反相器的DRC检查
版图设计在大学阶段课程教学使用软件为Tanner该软件有L-Edit、S-Edit、T-Spice、W-Edit和LVS组成。
Tanner集成电路设计软件是由Tanner Research公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。
在这次电路课程设计中,我花了较多的时间查阅资料。由于是第一次做电路的课程设计,对于相关设计过程和分析方法并不大熟练。但功夫不负有心人,最终还算顺利完成,这对我以后学习相关的课程以及进行更高层次的数字电路设计都奠定了不错的基础。在设计过程中,出现了各种各样的问题,有些是单一原因引起的,有的是综合原因引起的,这些都很考验我的毅力与坚持。但是我掌握了研究这类问题的方法,即问题解决的过程就是要从问题所表现出来的情况出发,通过反复推敲,作出相应判断,逐步找出问题的症结所在,从而一举击破。要在复杂的电子器件和密密麻麻的连线中找出头绪来,有时候并不是一件容易的事情。但是往往这样的问题就出在计算上,尤其是在化简卡诺图时，务必小心谨慎,一个字符写错或者漏掉一些信息相应得出的结果就会有天壤之别,自然逻辑电路就不能实现最初的设计功能。而且必要的时候,一定要画出时序图来帮自己解决问题,往往会起不错的效果。就是在这种不断发现问题、分析问题、解决问题的过程中，我提高了自己分析解决问题的能力,因此,我把这次课程设计看成一次综合学习的机会。我已经算是掌握了一定的电路设计的基础以及相应的分析方法、实践能力以及自学能力。虽然遇到了不少问题,但是在向老师和同学请教的学习过程中,我又改正了不少错误的认识,对电路的设计与分析方法的掌握也有了一定的提高我相信这些知识与经验对以后的学习会有极大的帮助。这次课程设计虽然在功能上完全实现了课题的要求,即实现了八选一数据选择器的全部要求,但是相应的不足之处还应该考虑到。怎样更好地布局以及连线,使整个电路图不至于杂乱无章等等问题,虽然是细节问题,但往往可以决定成败,这些问题都应该引以为戒并作为以后设计相关电路时的参考。
使能端S＝1时，不论C，B，A状态如何，均无输出（Y＝0，W＝1）多路开关被禁止。
使能端S＝0时，多路开关正常工作，根据地址码C，B，A的状态选择D0-D7中某一个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
如：CBA＝001，则选择D1数据到输出端，即Y＝D1，其余类推。
或门（英语：ORgate）是数字电路的一种基本逻辑电路。若当输入均为高电平（0），则输出为低电平（0）；若输入中至少有一个为低电平（1），则输出为高电平（1）。
图4-7八输入或门电路图
由电路图可知，该八输入或非门使用了九个NMOS和九个PMOS，并且从课本上得知，该电路应该符合设计要求。
图4-8八输入或门输出的SPICE文件
1版图设计概要
IC（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战略产业。自2000年来，在国家政策的大力支持下，我国集成电路产业得到了长足的发展，而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象,作为产业命脉的IC设计人才，在IC产业最集中的长三角地区也仅仅只有几千人。所以拥有一定工作经验的设计工程师，据国内知名猎头公司烽火猎聘公司数据显示IC已成为人才猎头公司争相角逐的“宠儿”。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器。
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
本次设计的是8选1数据选择器74LS151。74LS151为互补输出的8选1数据选择器，引脚排列如图所示，功能见表。
选择控制端（地址端）为C，B，A，按二进制译码，从8个输入数据D0-D7中，选择一个需要的数据送到输出端Y，S为使能端，低电平有效。
图4-9八输入或门版图设计
图4-9八输入或门的LVS对比
图4-10八输入或门仿真示意图
八输入或门。共有八个输入端B0、B1、B2、B3、B4、B5、B6、B7。一个输出端Out。且很容易知道，只有当B0、B1、B2、B3、B4、B5、B6、B7八个同时为低电平的时候输出Out才为低电平，其他时刻Out为高电位,且从原理图看出，使用了九个NMOS和九个PMOS。并且从仿真波形图看，设计符合要求。
图3-5八选一数据选择器输出的SPICE文件
图3-6八选一数据选择器的LVS对比
4各模块设计
4.1五输入与门的设计
图4-1五输入与门电路图
从电路图可知，该五输入与门，使用了六个PMOS，六个NMOS，有五个输入端，其中有一个使能位S。有一个输出端Y。
图4-2五输入与门版图示意图
图4-3五输入与门版图的DRC检查
非门（英文：NOT gate）又称反相器，是逻辑电路的基本单元，非门有一个输入和一个输出端。逻辑符号中输出端的圆圈代表反相的意思。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出的电平状态总是反相的。
图4-13反相器的LVS对比
4实验总结
IC版图设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。
表2-174LS151功能表
S
C
B
A
Y
W
1
×
×
×
0
１
0
0
0
0
D0
0
0
0
1
D1
0
0
1
0
D2
0
0
1
1
D3
0
1
0
0
D4
0
1
0
1
D5
0
1
1
0
D6
0
1
1
1
D7
图2-1八选一数据选择器74LS151引脚排列
3八选一数据选择器的设计
图3-1八选一数据选择器电路图
八选一数据选择器采用了八个五输入的与门，八个反相器和一个八输入的或门实现了数据选择输出的功能。
[4]王行，李衍.EDA技术入门与提高[M].西安：西安电子科技大学出版社，2005:17-32.
[5]周彩宝等.VHDL语言及其应用[J].计算机工程，1998,10:17-20.
[6]孙冰等.VHDL在计算机组成原理实验中的应用研究[J].价值工程, 2011,30(27):56-59.
[7]黄正瑾等编著.CPLD系统设计技术入门与应用[M].北京:电子工业出版社, 2002:13-23.
[8]刘爱荣等编著. EDA技术与CPLD/FPGA开发应用简明教程[M].北京:清华大学出版社,2007:45-56.
[9]席砺莼等.基于VHDL语言的数字抢答器系统设计[J].现代电子技术，2003,3:57-61.
[10]高健等.基于Verilog HDL数字抢答器系统的研制[J].实验室研究与探索, 2004,10:34-37.
图4-4五输入与，该五输入与门有五个输入端，S，A，B，C，D。电路仿真图中可知，当S，A，B，C，D都为1时，输出Y才为1。当S，A，B，C，D之中至少有一个为0时，输出Y为0。由仿真图可知该功能是正确的。