基于FPGA的信号发生器设计
基于fpga的dds正弦信号发生器的设计和实现
基于FPGA的DDS正弦信号发生器的设计和实现引言在电子领域中，正弦信号是一种重要的基础信号，被广泛应用于通信、音频、视频等各个领域。
而DDS（Direct Digital Synthesis）直接数字合成技术则是一种通过数字方式生成高精度、高稳定性的正弦波信号的方法。
本文将详细介绍基于FPGA的DDS正弦信号发生器的设计和实现。
设计目标本次设计旨在实现一个可配置频率范围广泛且精度高的DDS正弦信号发生器。
具体设计目标如下： 1. 实现频率范围可调节，覆盖从几Hz到数十MHz； 2. 提供高精度的频率控制，满足特定应用场景对频率稳定性和相位精度的要求； 3. 支持模数转换器（DAC）输出，并能够通过外部接口控制输出幅值； 4. 使用FPGA作为主要硬件平台，以满足高速计算和灵活配置需求。
系统架构基于FPGA的DDS正弦信号发生器主要由以下几个部分组成： 1. 数字控制模块（Digital Control Module）：负责接收外部输入的频率、相位和幅值等参数，并将其转换为对DDS核心模块的控制信号； 2. DDS核心模块（DDS Core Module）：根据接收到的控制信号，通过数学运算生成正弦波形的离散采样值； 3. 数字模拟转换模块（Digital-to-Analog Converter, DAC）：将DDS核心模块输出的数字采样值转换为模拟电压信号； 4. 输出放大器（Amplifier）：用于放大DAC输出的电压信号，并通过外部接口提供可调节幅值的正弦波输出。
DDS核心模块设计DDS核心模块是整个系统中最关键的部分，它负责根据输入参数生成正弦波的离散采样值。
下面是DDS核心模块设计中需要考虑的几个关键要素：相位累加器相位累加器是DDS核心模块中最基础且重要的组件之一。
它根据输入的频率和时钟信号，在每个时钟周期内累加相位增量，从而实现相位连续变化。
相位累加器可以使用一个定点数或浮点数寄存器来表示，并通过固定步长进行相位递增。
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计随着数字信号处理（DSP）技术的发展，直接数字频率合成器（DDS）逐渐取代了传统的频率合成器，成为一种高性能的信号发生器。
DDS信号发生器通过数字信号直接产生模拟信号，具有频率精度高、可编程性强和快速调频等优点。
本文将通过FPGA实现DDS信号发生器的设计。
首先，我们需要了解DDS信号发生器的基本原理。
DDS信号发生器的核心是相位累加器、查找表和数模转换器（DAC）。
通过累加器产生相位累积，将相位累积的结果通过查找表得到对应的振幅值，并经过数模转换器输出模拟信号。
1.确定需要生成的信号的参数，包括输出频率、相位步进精度、振幅等。
根据这些参数，计算累加器的增量值，即每个时钟周期累加器需要累加的值。
2.在FPGA中设计相位累加器。
相位累加器的宽度取决于相位步进精度，一般为32位或64位。
通过在每个时钟周期加上增量值，实现相位的累加。
3.设计查找表。
查找表的大小取决于数字信号的分辨率，一般为2^N 位。
通过输入相位值查找对应的振幅值。
4.设计数模转换器（DAC）。
通过DAC将数字信号转换为模拟信号输出。
5.在FPGA中实现控制逻辑，包括控制相位累加器和查找表的读写操作，使其按照设定的参数进行相位累加和振幅输出。
6.将设计好的FPGA模块进行综合、布局和时序约束，生成比特流文件。
通过以上步骤，基于FPGA的DDS信号发生器的设计就完成了。
设计好的FPGA模块可以实现高精度、高稳定性的信号发生器，广泛应用于通信、雷达、医疗设备等领域。
需要注意的是，在设计过程中需要考虑到FPGA的资源限制，包括LUT资源的利用、频率分辨率和输出频率的限制等。
此外，还可以通过增加相位累积周期、使用多路查找表和多路DAC等方法进一步优化设计。
综上所述，基于FPGA的DDS信号发生器设计是一个较为复杂的过程，需要对DDS原理有深入的理解，并结合FPGA的特点进行设计。
通过合理的设计和优化，可以实现高性能的DDS信号发生器。
基于FPGA的信号发生器设计..
2013年全国大学生电子设计竞赛基于FPGA的信号发生器设计题目：信号发生器班级： xxxxxxxxxxxx成员： xxx指导老师： xxx2013年7月30日目录一、设计要求 (4)1. 基本要求 (4)二、设计方案 (4)三、系统基本原理 (5)3.1函数信号发生器的几种实现方式 (5)3.1.1程序控制输出方式 (5)3.1.2 DMA输出方式 (6)3.1.3可变时钟计数器寻址方式 (6)3.1.4直接数字频率合成方式 (7)3.2频率合成器简介 (7)3.2.1频率合成技术概述 (7)3.2.2频率合成器主要指标 (8)2.3 DDS原理 (9)3.3.1相位累加器 (9)3.3.2波形ROM (11)3.3.3 DDS频率合成器优缺点 (11)四、单元模块设计 (12)4.1系统框图 (12)4.2相位累加器与相位寄存器的设计 (13)4.3波形ROM的设计 (14)4.4频率控制模块的设计 (17)4.5 D/A转换器 (18)4.6滤波模块 (20)五、系统源程序 (20)5.1 Verilog HDL 源程序： (20)5.2 STM32 源程序： (24)摘要直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。
与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。
随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。
基于FPGA的m序列信号发生器设计
基于FPGA的m序列信号发生器设计摘要：m序列是一种伪随机序列(PN码)，广泛用于数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域。
基于FPGA与Verilog硬件描述语言设计井实现了一种数据率按步进可调、低数据误码率、反馈多项式为的m序列信号发生器。
系统时钟为20MHz，m序列信号发生器输出的数据率为20～100 kbps，通过2个按键实现20 kbps步进可调与系统复位，输出误码率小于1%。
m序列是最长线性反馈移位寄存器序列的简称，它是由带线性反馈的移位寄存器产生的周期最长的一种伪随机序列。
是由移位寄存器、反馈抽头及模2加法器组成。
m序列一旦反馈多项式及移位寄存器初值给定，则就是可以预先确定并且可以重复实现的序列，该特点使得m序列在数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域使用广泛。
因此，深入学习研究m序列具有重要的实际意义。
1 m序列信号发生器的组成基于FPGA的m序列信号发生器硬件结构极其简单，仅需两个独立按键(一个是复位按键与另一个控制数据率切换按键)、一个48 MHz 的用于提供系统时钟有源晶振、系统电源、一块配置芯片、几个简单的电阻与电容即可实现。
按键去抖动、按键复位、按键切换数据率、时钟分频等功能均在FPGA内部编程实现。
2 m序列信号发生器的关键设计本文中m序列信号发生器的反馈多项式为。
其反馈及移位寄存器的关系图如图2所示。
从本设计中的反馈及移位寄存器的关系图可以看出，一个时钟周期，移位寄存器右移一位，最高位输入为x0、x2、x3、x4及x8的异或(模2相加)。
m序列的输出是移位寄存器的最低位。
图2所示的关系是m序列呈现为随机性、周期性的根本原因。
为了满足信号发生器输出数据率20 kbps的步进通过按键可调，则生成按步进20 kbps可调的时钟是实现该功能的关键。
当按键发生，时钟的输出频率加20 kbps。
在实际电路中，按键会有很大抖动，对系统会造成很大的不稳定性，因此，必须想办法减小这样的不利影响。
基于FPGA的信号发生器设计
基于FPGA的函数信号发生器设计摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。
本设计是利用EDA技术设计的电路,该信号发生器可以输出四种信号，分别是正玄波、方波、三角波、锯齿波，可以通过外部的按键选择波形并调节波形的幅度、相位和频率。
侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,通过调用四个ROM 里面的数据来实现，这里需要一个加法器和一个累加器来产生 ROM 的地址。
通过不断让地址累加，从而不断地从 ROM 中读取波形数据，然后将数据送往 DACTLC5615的驱动模块中，这样最终便输出模拟的波形，最后通过示波器演示仿真结果。
与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。
使用FPGA器件的高性能、高集成度相结合，可以克服传统DDS 设计中的不足，从而设计开发出性能优良的DDS系统。
关键词：FPGA；函数信号发生器；DDS；DAC；The design of function generator based on FPGAAbstractIn the signal generator design , the traditional method of using discrete long design cycle components or general purpose digital circuit component design of electronic circuits , expensive, poor portability . This design is the use of EDA technology designed circuit , the signal generator can output four signals , which are sine wave, square wave , triangle wave , sawtooth wave, you can select and adjust the waveform amplitude, phase and frequency of the waveform by an external button.Emphasis describes the use of FPGA to complete direct digital frequency synthesizer (DDS) design , by calling four ROM inside the data to achieve here need an adder and an accumulator to generate ROM address. By constantly make address accumulate, thereby continuously reads the waveform data from the ROM , and then the data is sent to DACTLC5615 drive module , so that the final output will be analog waveforms, and finally through the oscilloscope display simulation results.Compared with the conventional method of frequency synthesis , DDS frequency synthesized signal having a short switching time , high frequency resolution, and many other advantages of continuous phase change . FPGA devices using high-performance, highly integrated combination of design can overcome the shortcomings of traditional DDS , which designed and developed the excellent performance of the DDS system .Keywords: FPGA; function signal generator; DDS; DAC;目录第一章绪言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外的研究状况 (2)1.3.1波形发生器的发展状况 (2)1.3.2 国内外波形发生器产品比较 (3)1.3.3 本课题在国内外的研究现状 (3)第二章信号发生器的方案设计 (4)2.1硬件组成部分 (4)2.1.1 FPGA实验板 (4)2.2外围电路 (6)2.2.1TLC5615芯片 (6)2.2.2 TLC5615工作原理 (8)2.3 RC低通滤波电路 (9)第三章直接数字合成技术（DDS） (11)3.1 直接数字合成技术（DDS） (11)3.2 DDS 的基本原理 (11)3.3 DDS 的性能分析 (12)3.3.1 DDS理想抽样频谱 (12)3.4 DDS 杂散频谱分析 (13)3.4.1相位截断对输出信号频谱的影响 (13)3.4.2 D/A 非理想特性及参考时钟相位噪声对输出信号频谱的影响 (13)3.5基于DDS的信号函数发生器 (14)3.5.1 整体框图及其说明 (14)3.5.2 按键消抖模块 (14)3.5.3 按键编码 (16)3.5.4 DDS 信号发生器 (18)3.5.5 RTL电路图 (20)第四章实验分析 (21)4.1 实验过程 (21)4.1.1 程序调试 (21)4.2 实验结果 (23)4.3 实验总结 (24)致谢 (24)参考文献 (25)第一章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。
基于FPGA的信号发生器的设计
的飓 风 系列 ｃｃ ｎ ｙｌ ｅ可 编程 门 阵列 芯 片 和 Ａ 公 司的 Ａ ８ ７Ｄ／ 转 换 器） 实现 了信 号发 生 器 的设 计 ， 针 对 工 程 设 计 容 易 出现 的 问题 ， 出 ｏ Ｄ Ｄ７４ （ Ａ ， 并 给 了解决 的 思路 。
【 关键词 ｌ 现场 可编程逻辑 门阵列； 数模转换器
ａ ｈ Ｉ ｔ ｏ ｔｏ ８ ｔ ｅ ＧＰ Ｏ ｏ ｃ ｎｒ ｌ ＡＤ９ ４ ｓ ｍｐ ｉ ｇ ａ ｄ ｔａ ｓｅ ． ｉｈ ｏ ｌ ｅ ｄ ｓｍｐ ｅ ｈ ｒ ｗａ ｅ ｃｒ ｕ ｔａ ｄ ｓ ｍｅ ｓ ｆｗ ｒ ｎ ｔｕ ｔｏ ｓ ７ ａ ｌ ｎ ｒ ｎ ｆ ｒ ｎ ｗｈ ｃ ｎ ｙ ｎ ｅ ｉ ｌ ａ ｄ ｒ ｉｃ ｉ ｎ ｏ ｏｔ ａ ｅ ｉ ｓｒ ｃ ｉｎ ．
【 ｙｗｏｄ ］Ｐ Ａ； ／ Ｋｅ ｒｓＦ Ｇ ＤＡ
０ 引言
在 仪 表 着陆 系 统 （ ｓ是 引 导 飞 机 自动 着 陆 的重 要 系 统 ， 设计 机 ｉ） ｔ 为
ＦＧ Ｐ Ａ传 送 此 幅 度 信 息 ；Ｐ Ａ 中 的存 贮 着 １个 周 期 的复 合 信 号 的 波 ＦＧ
形 ，只 有 加 电 Ｆ Ｇ 即执 行 ９ Ｈ ＰＡ ０ ｚ正 弦 信 号 、５ Ｈ １０ ｚ正 弦 信 号 生 成 程 序 ， 别 通 过 Ｄ Ａ网 络 １和 ＤＡ 网 络 ３， 分 ／ ／ 将数 字量 变 成 模 拟 量 ， 而 得 从 载设 备 ， 对 地 面 信 号进 行 模 拟 ， 必须 即模 拟 空 间 的 调 制 信 号 非 常关 键 ， 到 ９ Ｈ ０ ｚ正 弦 信 号 、５ Ｈ １０ ｚ正 弦 信 号 ，０ ｚ正 弦 信 号 的 幅 度 控 制 由单 ９Ｈ 为此 我 们 设 计 了 一 种基 于 Ｆ Ｇ 的复 合 信 号 发 生 器 ， ＰＡ 利用 Ｆ Ｇ Ｐ Ａ产 生 片 机控 制 ＤＡ 网络 ２产 生 ９ Ｈ 基 准 电 压而 实 现 ，５ Ｈｚ 弦信 号 的 ／ ０ｚ １０ 正 所 需 要 的 复合 调 制 信 号 。 幅 度 控 制 由 单 片 机 控 制 Ｄ Ａ 网 络 ４产 生 １０ ｚ基 准 电 压 而 实 现 ； ／ ５Ｈ
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计随着现代科技的不断发展，数字信号发生器（DDS）已成为各种电子设备中常用的一种功能模块。
使用DDS技术可以生成高质量、高稳定性的各种频率和波形的信号。
而FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，具有高集成度、高速度和灵活性等优势，逐渐成为了实现DDS信号发生器的主要选择之一一、DDS技术概述DDS（Direct Digital Synthesis）技术是一种基于数字直接合成的方法，通过计算机算法精确地合成期望的波形。
它的工作原理是将时钟信号分频得到一系列的离散相位值，再通过查表和插值的方法得到对应的幅值，最后通过一个DAC（Digital to Analog Converter）将数字信号转换为模拟信号输出。
二、基于FPGA的DDS信号发生器设计步骤1.系统架构设计根据DDS信号发生器的要求，确定所需的系统架构。
一般包括时钟模块、相位累加器、查找表、插值器、DAC和控制逻辑等模块。
2.时钟模块使用FPGA内部的资源或外部时钟源生成所需的系统时钟信号。
可以通过时钟分频和PLL（Phase-Locked Loop）锁相环技术来实现对系统时钟的精确控制。
3.相位累加器利用FPGA的寄存器或分频模块实现相位累加功能。
通过周期性地累加相位增量，可以得到DDS信号的相位。
4.查找表利用FPGA内部的RAM（Random Access Memory）存储相位对应的幅值。
根据相位的大小来查找对应的幅值，存储在RAM中。
5.插值器可以通过线性插值或差值的方法对相位查找表的输出进行插值，以提高输出信号的精度和稳定性。
6.DAC将插值器输出的数字信号转换为模拟信号，通过FPGA的IO端口或专用的DAC芯片输出到外部电路。
7.控制逻辑设计合适的控制逻辑，可以通过外部接口或FPGA内部的控制模块来控制DDS信号发生器的频率、幅值、相位偏移等参数。
基于FPGA信号发生器的设计!
目录摘要 (2)1 前言 (3)2 设计方案 (5)2.1 总体设计思路 (5)2.2 方案论证 (6)2.2.1方案一 (6)2.2.2方案二 (6)2.2.3方案三 (6)2.3 方案确定 (7)3 软件设计 (8)3.1 波形产生模块 (8)3.1.1正弦波 (8)3.1.2 矩形波 (10)3.1.3 三角波 (10)3.1.4 基波 (11)3.1.5谐波的产生 (11)3.1.6 波形模块图 (11)3.2 频率控制模块 (11)3.3 选择波形模块 (11)3.4 分频器模块 (13)3.4.1 设计思路 (13)3.4.2 VHDL实现 (13)3.4.3 分频值计算 (14)4 硬件电路设计 (15)4.1 硬件设计注意事项 (15)4.2滤波电路 (15)4.3 幅度控制电路 (16)4.4 FPGA器件引脚分配 (16)4.5 硬件电路实现 (17)5 调试 (18)5.1设计及仿真调试使用设备 (18)5.2 调试方法 (18)5.2.1 硬件调试 (18)5.2.2 软件调试 (18)5.2.3 综合调试 (19)5.3 调试结果 (19)5.3.1 软件仿真结果及分析 (19)5.3.2 综合调试结果 (21)6 结论 (24)致谢辞 (25)参考文献 (26)附录 (27)基于FPGA的信号发生器摘要本次设计课题为应用VHDL语言及MAX+PLUS II软件提供的原理图输入设计功能，结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。
具有产生三种基本波形脉冲信号（正弦波、矩形波和三角波），以及三次（及三次以下）谐波与基波的线性组合脉冲波形输出，且单脉冲输出脉宽及连续脉冲输出频率可调，范围从100HZ到1kHZ,步进为100HZ；幅度可调，从0到5伏，步进为0.1V。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录一、设计要求 (3)1. 基本要求 (3)二、设计方案 (3)三、系统基本原理 (4)3.1函数信号发生器的几种实现方式 (4)3.1.1程序控制输出方式 (4)3.1.2 DMA输出方式 (5)3.1.3可变时钟计数器寻址方式 (5)3.1.4直接数字频率合成方式 (6)3.2频率合成器简介 (6)3.2.1频率合成技术概述 (6)3.2.2频率合成器主要指标 (7)2.3 DDS原理 (8)3.3.1相位累加器 (8)3.3.2波形ROM (10)3.3.3 DDS频率合成器优缺点 (10)四、单元模块设计 (11)4.1系统框图 (11)4.2相位累加器与相位寄存器的设计 (12)4.3波形ROM的设计 (13)4.4频率控制模块的设计 (16)4.5 D/A转换器 (17)4.6滤波模块 (19)五、系统源程序 (19)5.1 Verilog HDL 源程序： (19)5.2 STM32 源程序： (23)摘要直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。
与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。
随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。
本文在讨论DDS的基础上，介绍利用FPGA设计的基于DDS 的信号发生器。
关键字：FPGA；DDS；函数信号发生器；一、设计要求1. 基本要求（1）信号发生器能产生正弦波、方波和三角波三种周期性波形；（2）将输出信号频率范围为10Hz ～10MHz ，输出信号频率可分段调节：在10Hz ～100kHz 范围内步进间隔为10Hz ；在100kHz ～1MHz范围内步进间隔为100Hz ；在1MHz ～10MHz 范围内步进间隔为1kHz 。
输出信号频率值可通过键盘进行设置；（3）在50Ω负载条件下，输出正弦波信号的电压峰—峰值Vopp在0～5V 范围内可调，调节步进间隔为0.1V ，输出信号的电压值可通过键盘进行设置；（4）输出信号波形无明显失真；（5）自制稳压电源。
（6）可利用ARM 单片机实时显示输出信号的类型、幅度、频率和频率步进值；二、设计方案【方案一】 采用分立元件模拟直接合成法。
这种方法转换速度快，频率分辨率高，但其转换量程靠手动来实现，不仅体积大难以集成，而且可靠性和准确度很难进一步提高。
【方案二】 采用MAX038芯片来产生正弦波信号。
该集成块的输出波形种类多，频率覆盖范围广。
它采用的是RC 充放电振荡结构。
第一，由于模拟器件元件分散性太大，外接的电阻、电容对参数的影响很大，因而产生的频率稳定度差，只能达到431010---。
第二，它的频率控制是通过充放电流的大小来实现。
因而要达到步进100HZ ，所需的电流变化量非常小，精度要求很高。
所以采用MAX038芯片难以实现设计要求。
【方案三】采用锁相环合成方法。
采用该方案设计输出信号的频率可达到超高频甚至微波段，且输出信号频谱纯度较高。
由于锁相环技术是一个不间断的负反馈控制过程，所以该系统输出的正弦信号频率可以维持在一个稳定状态，频率稳定度高。
但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也比较长。
所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难，频率转换一般要几毫秒的时间[1]，同时频率间隔也不可能做得很小。
【方案四】采用直接数字合成器（DDS），可用硬件或软件实现。
即用累加器按频率要求对相应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM中的波形数据，经D/A转换，滤波即得到所需波形。
以EDA技术为基础，用FPGA实现DDS模型的设计。
电路的规模大小和总线宽度可以由设计者根据自己的需要而设定可将波形数据存入FPGA的ROM中。
同时外部控制逻辑单元也可在FPGA中实现。
方法简单，易于程控，便于集成。
用该方法设计产生的信号频率范围广，频率稳定度高，精度高，频率转换速度快。
分析以上四种方案，显然第四种方案具有更大的优越性、灵活性。
所以采用方案四进行设计。
三、系统基本原理3.1函数信号发生器的几种实现方式任意波形发生器的实现方案主要有程序控制输出、DMA输出、可变时钟计数器寻址和直接数字频率合成等多种方式。
3.1.1程序控制输出方式计算机根据波形的函数表达式，计算出一系列波形数据瞬时值，并定时地逐个传送给D/A转换器，合成出所需要的波形。
这种方式具有电路简单、实现方便等特点。
但数据输出定时不准确，会影响信号的频率和相位。
波形数据输出依靠指令的执行来完成，当需要同时输出多个信号时，相邻信号通道的输出存在时间差，受计算机运行速度的限制，输出信号的频率较低。
3.1.2 DMA输出方式DMA(direct memory aecess)方式输出不依赖于程序的执行，由DMA控制器申请总线控制权，通过地址总线给出存储器的地址信号，同时选通存储器和D/A转换器，在两者之间建立直接的数据通道，使存储器相应单元中的波形数据传送给D/A转换器转换后输出信号。
DMA方式输出信号，可以大大提高信号的数据输出速率。
但也存在一些问题，如波形输出期间，微处理器因为失去了总线控制权，无法进行其他操作。
在一个DMA操作中，只能在一个D/A转换器和存储器之间传送数据，无法实现多通道的信号输出。
3.1.3可变时钟计数器寻址方式采用可变时钟计数器寻址波形存储器表，该方法是一种传统型任意波形发生器。
原理框图如图2-1所示。
图2-1可变时钟计数器寻址的任意波形发生器图中的计数器实际上是一个地址发生器，计数器的触发时钟脉冲由一个频率可以控制的频率发生器产生，通过改变频率发生器的频率设置值，实现调整计数器产生的地址变化速率，从而改变输出的任意波形的频率。
计数器产生的地址码提供读出存储器中波形数据所需要的地址信号，波形数据依次读出后送至高速D/A转换器，将之转变为模拟量，经低通滤波器后输出所需的波形。
可见传统的任意波形发生器采用可变时钟和计数器寻址波形存储器表，此方法的优点是产生的地址连续，输出波形质量高。
但其取样时频率较高，对硬件的要求也较高，而且常需多级分频或采用高性能的锁相环，其中分频式的任意波形发生器频率分辨率低，锁相式的任意波形发生器频率切换速度慢。
3.1.4直接数字频率合成方式DDS(direct digital synthesizer)是在一组存储器单元中按照信号波形数据点的输出次序存储了将要输出波形的数据，在控制电路的协调控制下，以一定的速率，周而复始地将波形数据依次发送给D/A转换器转换成相应的模拟信号。
由于用硬件电路取代了计算机的控制，信号输出稳定度高。
如需更新输出信号，不必改动任何线路和元器件，只需改写存储器中的波形数据即可。
更主要的是，可以将微处理器从信号输出的负担中解脱出来。
如图2-2为其工作流程图。
图2-2直接数字频率合成方式的任意波形发生器基于对函数信号发生器的几种实现方式的了解，本文选择方便调频、调幅的直接频率合成DDS技术来实现函数信号发生器。
3.2频率合成器简介3.2.1频率合成技术概述频率合成器是现代电子系统的重要组成部分，它作为电子系统的“心脏”，在通信、雷达、电子对抗、导航、仪器仪表等许多领域中得到广泛的应用。
频率合成理论早在30年代就开始提出，迄今为止已有70年的发展历史。
所谓的频率合成就是将一个高精度和高稳定度的标准参考频率，经过混频、倍频与分频等对它进行加、减、乘、除的四则运算，最终产生大量的具有同样精确度和稳定度的频率源。
频率合成大致经历了三个主要阶段：直接频率合成、采用锁相技术的间接频率合成、直接数字频率合成。
早期的频率合成方法称为直接频率合成。
它利用混频器、倍频器、分频器与带通滤波器来完成四则运算。
直接频率合成能实现快速频率变换、几乎任意高的频率分辨力、低相位噪声及很高的输出频率。
缺点是直接合成由于使用了大量硬件设备如混频器、倍频器、分频器、带通滤波器等，因而体积大、造价高。
此外寄生输出大，这是由于带通滤波器无法将混频器产生的无用频率分量滤尽。
而且频率范围越宽，寄生分量也就越多。
而这些足以抵消其所有优点。
直接频率合成技术的固有缺点在间接频率合成技术中得到了很好的改善。
间接频率合成又称锁相频率合成，采用锁相环路(PLL)技术对频率进行四则运算，产生所需频率。
锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统。
早在1932年DeBellescize 提出的同步检波理论中首次公布发表了对锁相环路的描述。
但是由于其复杂的技术原理直到1947年锁相环路才第一次用于电视接收机水平和垂直的同步扫描。
它的跟踪性能及低噪声性能得到人们的重视得到迅速发展。
它在无线电技术的各个领域得到了很广泛的应用。
但是锁相频率合成器也存在一些问题，以致难于满足合成器多方面的性能要求，主要表现在高频率分辨率与快速转换频率之间的矛盾。
直接数字频率合成即DDS，它是目前最新的产生频率源的频率合成技术。
这种技术是用数字计算机和数模变换器来产生信号完成直接数字频率合成的办法，其是目前最新的产生频率源的频率合成技术。
这种技术是用数字计算机和数模变换器来产生信号，完成直接数字频率合成的办法或者是用计算机求解一个数字递推关系式，或者是查阅表格上所存储的波形值。
目前用的最多的是查表法。
这种合成技术具有相对带宽很宽，频率切换时间短(ns级)，分辨率高(uHz)，相位变化连续，低相位噪声和低漂移，数字调制功能，可编程及数字化易于集成，易于调整等一系列性能指标远远超过了传统频率合成技术所能达到的水平，为各种电子系统提供了优于模拟信号源性能的高质量的频率源。
目前它正朝着系统化，小型化、模块化和工程化的方向发展，性能越来越好，使用越来越方便，是目前应用最广泛的频率合成器之一。
3.2.2频率合成器主要指标信号源的一个重要指标就是能输出频率准确可调的所需信号。
一般传统的信号发生器采用谐振法，即用具有频率选择性的正反馈回路来产生正弦振荡，获得所需频率信号，但难以产生大量的具有同一稳定度和准确度的不同频率。
利用频率合成技术制成的信号发生器，通常被称为频率合成器。
频率合成器既要产生所需要的频率，又要获得纯净的信号。