数字逻辑期末复习题汇总
数字逻辑期末复习题
数字逻辑期末复习题数字逻辑是电子工程和计算机科学中的基础课程，它涵盖了逻辑门、布尔代数、逻辑电路设计、触发器、计数器、寄存器以及更高级的数字系统设计等内容。
以下是一份数字逻辑期末复习题，供同学们复习参考：一、选择题1. 逻辑门中最基本的是哪种门？A. AND门B. OR门C. NOT门D. XOR门2. 布尔代数中，哪个定律表示任何变量与其自身的非的乘积总是零？A. 德摩根定律B. 布尔恒等定律C. 布尔吸收定律D. 布尔零乘定律3. 下列哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 没有记忆功能C. 输出可以延迟于输入D. 可以包含反馈回路4. 触发器的基本功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑运算D. 作为放大器使用5. 在数字系统中，计数器的主要作用是什么？A. 存储数据B. 计数和分频C. 执行算术运算D. 作为时钟信号源二、简答题1. 解释什么是布尔代数，并给出最基本的布尔代数运算。
2. 描述一个D触发器的工作原理及其在数字系统中的典型应用。
3. 什么是寄存器？它在计算机系统中扮演什么角色？三、计算题1. 给定逻辑表达式 \( Y = \overline{A} \cdot B + A \cdot\overline{B} \)，使用布尔代数简化该表达式。
2. 设计一个4位二进制计数器，说明其工作原理，并给出其状态转移图。
四、应用题1. 使用逻辑门设计一个3位二进制加法器，并说明其工作原理。
2. 描述一个简单的数字时钟电路设计，包括其主要组成部分和工作原理。
五、论述题1. 论述数字逻辑在现代计算机系统设计中的重要性。
2. 讨论在数字电路设计中，如何考虑和优化功耗问题。
希望这份复习题能够帮助同学们更好地准备数字逻辑的期末考试。
在复习过程中，不仅要掌握理论知识，还要通过实际的电路设计和问题解决来加深理解。
祝同学们考试顺利！。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑复习题3
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。
2．将2004个“1”异或起来得到的结果是（0 ）。
3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
4．TTL器件输入脚悬空相当于输入（高）电平。
5．基本逻辑运算有: （and ）、（not ）和（or ）运算。
6．采用四位比较器对两个四位数比较时，先比较（最高）位。
7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。
11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。
13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。
15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。
16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。
18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
数字逻辑期末复习题
第一章 作业1、按要求完成下面数制的转换。
（10.4375）D =（1010.0111）B（7B.8）H =（123.5）D =（111 1011.1）B =（173.4）Q （137.9）D =（0100 0110 1010.1100）余3码 =（0001 0011 0111.1001）8421 =（0001 0011 1101.1111）2421 （111000）B =（100100）典型格雷码 （111000）典型格雷码=（101111）B第二章 作业2、求下列函数的反函数（可以利用反演规则或狄摩根定律）。
)()()()())()()(()()(C B C B C A C A B A C B C A C A B A BC AC C A B A F +=+∙++∙∙∙=+∙++∙∙∙=++++=3、写出下列表达式的对偶式。
（1）0=++++++=∙∙=B A D D C B A AB D D C B A F （2）B A B A B A F +=++∙=∙+=)0()1()1)(0( 3、用布尔代数化简下列逻辑函数 （1）BD C D A B A C B A F ++++=DC BD C D A B BD C D A B BD C D A B A B A ++=+++=+++=++++=（2）B A C B AC F ++= B C B AC F ++=BAC ACB AC B AC +=+=++=)( BAC BC B AC ABB AC B AC +=++=+++=B AC B AC F ++=BAC B A B AC BC B A C B AC +=++=+++=4、用卡诺图法将下列函数表达式化简为最简与或式。
（1）)7,5,4,2,1,0(3∑=m FC A AC B F ++=（2）∑∑+=）（，12,5)15,11,9,8,7,6,43,2,1,0(4ϕm FCD C B A F ++=（3）C B D C A D C A D B A ABD F ++++=1111 0 1 1 A 0 1 BC 00 01 11 100 1 1 1 01 0 φ 11 φ 1 1 1 1 1 AB0001 1110CD00 01 11 10 0 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 AB0001 1110CD 00 01 11 10C BD C A D C A ABD F +++=5、在输入只有原变量的情况下，用数量最少的量输入与非门实现下列的逻辑函数。
(完整word版)数字逻辑期末复习题汇总
一、选择题（每小题2分，共20分）1． 八进制（273）8中,它的第三位数2 的位权为___B___。
A ．(128)10B ．（64)10 C ．(256）10 D ．(8）10 2。
已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3。
数字系统中，采用____C____可以将减法运算转化为加法运算.A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____.A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8。
如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图,若要显示字符“5"，则译码器输出a ～g 应为____C______.A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分)11。
TTL电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V.12。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑期末复习资料
第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD ：二B 到十D 到BCD ，二B 到十六H ，二B 到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD 码表示；4、有权码和无权码有哪些？BCD 码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray 码 例：1、〔1100110〕B =〔0001 0000 0010〕8421BCD =〔102〕D =〔 66 〕H =〔146〕O〔178〕10=〔10110010〕2=〔0001 0111 1000 〕8421BCD =〔B2 〕16=〔 262〕8 2、将数1101.11B 转换为十六进制数为〔 A 〕A. D.C HB. 15.3HC. 12.E HD. 21.3H 3、在以下一组数中，最大数是〔 A 〕。
A.(258)D1 0000 0010B.(100000001 )B 257C.(103)H 0001 0000 0011259D.(001001010111 )8421BCD 2574、假设用8位字长来表示，〔-62〕D =( 1011 1110)原5、属于无权码的是〔B 〕A.8421 码B.余3 码 和 BCD Gray 的码C.2421 码D.自然二进制码 6、BCD 码是一种人为选定的0～9十个数字的代码，可以有许多种。
〔√〕 第二章 逻辑代数根底1、根本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的根本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简〔有约束的和无约束的〕。
例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于〔 A 〕逻辑关系。
A 、与B 、或C 、非 2、数字电路中使用的数制是〔 A 〕。
(完整word版)数字逻辑期末考试题
数字逻辑考试题数字逻辑考试题（一)一、填空(共17分，每空1分)1。
(1011。
11）B =（ ） D =（ ）H 2. （16)D =( )8421BCD 码。
3。
三态门的输出有 、 、 三种状态。
6。
ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12。
设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分,每题1分）1。
DE BC A Y +=的反函数为Y =( )。
A 。
E D CB A Y +++⋅= B 。
E DC B A Y +++⋅=C 。
)(ED C B A Y +++⋅= D 。
)(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为( ）。
A 。
10101B 。
0010 0101C 。
100101 D. 101014。
若用1表示高电平，0表示低电平,则是( ）。
A 。
正逻辑B 。
负逻辑C 。
正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）.A. AC BC AB Y = B 。
BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ )。
A. 1个B. 2个C 。
3个D. 4个 9。
组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A 。
在结构上只能由各种门电路组成B. 电路中不包含记忆(存储）元件C. 有输入到输出的通路 D 。
有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为( ）.A. 11111101B 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题（每小题2分，共20分）1．八进制（273）中，它的第三位数2 的位权为___B___。
8A．(128) B．(64) C．(256) D．(8) 10101010与它功能相等的函数表达式2. 已知逻辑表达式F?AB?AC?BC，_____B____。
F?AB?CABF?B．A．F?AB?AC F?AB?BC．C．D3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。
．无法判断．同或关系D．异或关系CA．与关系B 。
的结果是____B_____ 连续异或1985个15．D．逻辑概念错误C．不确定B．1 0A．___C_____。
6. 与逻辑函数功能相等的表达式为DC?F?A?B?DCB??F?A?D?B?CF?A?A．．B．DC．D?B?A?CFDF?ABC为高阻态的逻F时，F=；C=17．下列所给三态门中，能实现C=0时，AB。
辑功能的是____A______A A &&B FFB ??页37 共页1 第卷答案3 数字逻辑电路CCEN EN．A A &&F F B B ??CC EENDC的频率为Q100KHZ，则输出8. 如图所示电路，若输入CP脉冲的频率为。
_____D_____200KHz ． 500KHz B A．50KHz D．C． 100KHz Q DCPC Q。
9．下列器件中，属于时序部件的是_____A_____ ．多路选择器加法器D．译码器C．计数器A．B，“5”10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符应为____C______。
则译码器输出a～g0011011 D．．1100011 C． 1011011 A． 0100100 Be f c b d g a ab f g 译码器 e cdA B C DLED共阴极数码管页37 共页2 第卷答案3 数字逻辑电路分）2分，共20二、填空题（每小题评卷人得分__2.4-5____V。
__5__V，高电平1对应的电压范围是11.TTL电路的电源是N个输出端。
对于每一组12.N个输入端的二进制译码器，共有_______2个输出端是有效电平。
输入代码，有____1____位二进制数。
13.给36个字符编码，至少需要____6______ 个触发器。
存储12位二进制信息需要___12____14.等四、__JK__、_T___D__15.按逻辑功能分类，触发器可分为__RS___、种类型。
n+1n则输入D=__0_____。
= 0对于D触发器，若现态Q，要使次态Q=0,16.特性表、特性方程、状态17.请写出描述触发器逻辑功能的几种方式___ 图、波形图_________。
_______。
18.多个集电极开路门（OC门）的输出端可以 _____线与n1n?特性方程为,_____,当19.T触发器的特性方程是___T=1时Q??QT n?1n_____。
___这时触发器可以用来作___2分频器_____,Q?Q触发器。
__4____20．构造一个十进制的异步加法计数器，需要多少个的频率之间的关系是CP计数器的进位Cy的频率与计数器时钟脉冲。
﹕10_____________1评卷人得分分）（共三、分析题40页37 共页3 第卷答案3 数字逻辑电路21．（本题满分6分）用卡诺图化简下列逻辑函数?)15,14,,10,12,131D)?m(0,,2,8,9,F(A,B,C解：画出逻辑函数F的卡诺图。
得到CD 10 AB 00 01 11 DBD?BC?AF?AB?AC? 1 00 1 1 01 1 11 1 1 1110 1122．（本题满分8分）电路如图所示，D触发器是正边沿触发器，图中给出了时钟CP及输入K的波形。
n?1逻辑表达式。
（2）画出（1）试写出电路次态输出的波形。
QQQ,CPQ=1KDQKC CPQ Q Qn?1n解：Q??DQ?K Q23．（本题满分10分）分析图示逻辑电路，求出F的逻辑函数表达式，化简后用最少的与非门实现之，并画出逻辑电路图。
页37 共页4 第卷答案3 数字逻辑电路:解F?[A?(B?C)(B?C)][AC?(B?C)(B?C)]?A(B?C)(B?C)?AC(B?C)(B?C))BC(BC?CA(BC?BC)?A?CABABC??ABC?CABBC??ABC?A24．（本题满分16分）今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。
试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。
解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。
F表示警报信号，F=1表示报警，F=0表示不报警。
根据题意义，列出真值表A B CF页37 共页5 第卷答案3 数字逻辑电路0 0 0 01 1 0 01 1 0 01 1 0 11 1 0 00 1 1 00 1 0 11 1 1由出真值表写出逻辑函数表达式，并化简)B(A??BC?ACCBCCF?AB?ABC?A?A画出逻辑电路图&A1F1≥ C1&=1B分，共20分）四、综合应用题（每小题10为使能控制端。
、、3-8译码器74LS138逻辑符号如图所示，S125．SS32 4-16译码器。
要求画出连接图说明设计方案。
74LS138试用两片构成一个页37 共页6 第卷答案3 数字逻辑电路Y YY YYYYY 0 27 36 5 14 74LS138SSS AAA32 1 02 1: 解Y0A0 A 1A 2741381A3Y7Y874138Y15下图是由三个D26．QQ Q1，在加入个CP脉冲后，=110 Q寄存器？设它初始状态Q Q002121Q Q 等于多少？脉冲后，等于多少？此后再加入一个CPQ021页37 共页7 第卷答案3 数字逻辑电路QQQ12CID CID CIDCP时钟方程解:CP?CP?CP?CP 201激励方程nnn QQD??DQD?，，102201状态方程n1?1n?n?1nnn QD?QQ?D?QQQ??D?，，120120210状态表1n1?1n?n?nnn QQQQQQ012012 1 0 1 1 1 00 1 1 1 0 1 1 1 0 0 1 1画出状态图页37 共页8 第卷答案3 数字逻辑电路选择题一、位二进制数来表示。
C 1．一位十六进制数可以用16 D..４.２ C A.１B。
B 2．十进制数25用8421BCD码表示为10101 D. C.100101 10 101B.0010 0101 A.。
D 运算法则的是3. 以下表达式中符合逻辑21 1= D.A+C.0<1 B.1+1=10 C A.·C=C个变量取值组合？n个变量时，共有 D 4. 当逻辑函数有n2D. 2 A. n B. 2n C. n。
5．A+BC= CC D.B+））（A+CA .A+B B.A+C C.（A+BD 逻辑0。
与非”运算的结果是“6．在何种输入情况下，全部输0 D.0 C.仅一输入是A．全部输入是0 B.任一输入是1入是。
C 7. 以下电路中可以实现“线与”功能的有D. 开路门出门 C.集电极B.A.与非门三态输门非CMOS与。
A 8．以下电路中常用于总线应用的有SCMO D. 漏极开路门门 B.OC C.TSA.L门门与非9．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。
A.5B.6C.10D.5010.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.1611．四选一数据选择器的数据输出Y与数据输入Xi和地页37 共页9 第卷答案3 数字逻辑电路址码Ai之间的逻辑表达式为Y= A 。
A. B. C. XAAAAAXAXAAAX?AX?AAX?111010010210311000D.XAA30112.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.813．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器14．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.8 。
使 A ，实四用选一数据选择器现函数Y=应15．AAA A01100 =D= D=1B.D=D=1，DDA.D=D=0，=330022110 D.D=D=1，D==D=1=DC.D=0，D=D 33201210的码数位二进制B 成N16.个触发器可以构能寄存。
寄存器N21 A.N-1 B.N C.N+ D. 触17．在下列发器中，有约束。
条件的是 C/F FRSF C.同步F/B./F A.主从JK F 主从D时（钟脉冲） F D D.边沿F/ 态。
有，它 C 个稳制一器个18．一触发可记录位二进代码 3 2 B.1 A.0 C. D.4E.个要 D 触器。
发信进位存91．储8二制息 C.4 D.8A.2B.3n1n+对02．于D=入使Q=，应输。
C Q使，器发D触欲页37 共页10 第卷答案3 数字逻辑电路A.0B.1C.QD. Q21．对于JK触发器，若J=K，则可完成 C触发器的逻辑功能。
A.RSB.DC.TD.Tˊn+1n工作，应使输入=D= D 22．欲使D触发器按Q 。
Q A.0B.1C.QD. Q23．下列触发器中，没有约束条件的是 BD 。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器24．为实现将JK触发器转换为D触发器，应使 A 。
A.J=D,K=B. K=D,J=C.J=K=DD.J=K= DDD25.边沿式D触发器是一种C 稳态电路。
A.无B.单C.双D.多26．把一个五进制计数器与一个四进制计数器串联可得到D 进制计数器。
A.4B.5C.9D.2027．下列逻辑电路中为时序逻辑电路的是 C 。
A.变量译码器B.加法器C.数码寄存器D.数据选择器28. N个触发器可以构成计数器最大计数长度（进制数）为D2 C.N B. A.N 2NN 2D.29. N个触发器可以构成能寄存 B 位二进制数码的寄存器。
页37 共页11 第卷答案3 数字逻辑电路N 2 D. C.N+1 A.N-1 B.N者异在于后序电路比较，其差30．同步时序电路和异步时。
B控制时钟脉冲 B.没有统一的A.没有触发器有关部状态 D.输出只与内有C.没稳定状态器。
个触发需要 B D1．一位8421BC码计数器至少3 A.3 B.4C.5D.1032.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B 级触发器。