中断概念和外部中断 30页PPT文档
合集下载
外部中断
三、外部中断？
5、应用示例
5.2 /** 函数名称:main** 功能描述:P0.16 低电平触发外部中断主函数 ** 入口参数:无** 出口参数:无**/ int main (void) {PINSEL1 = PINSEL1 & (~0x03); PINSEL1 = PINSEL1 | 0x01; /* 设置P0.16 为外部中断0 管脚*/ PINSEL1 = PINSEL1 & (~(0x03 << 2)); /* 设置P0.17 为GPIO 功能*/ IO0DIR = LED; /* 设置P0.17 为输出*/IO0SET = LED; /* 设置输出为高电平*/ IRQEnable(); /* IRQ 中断使能*/ EXTMODE = 0x00; /* 设置外部中断为低电平触发*/ 外部中断
外部中断
三、外部中断？
3、应用示例
#include "config.h“ #define LED 1 << 17 /*函数名称:Eint0IRQ*功能描述:外部中断0 服务程序*入口参数:无*出口参数:无*/ void __irq Eint0IRQ(void) {if ((IO0PIN & (1 << 17)) == 0) {IO0SET = 1 << 17; /* 熄灭发光二极管*/} else {IO0CLR = 1 << 17; /* 点亮发光二极管*/} while((IO0PIN & (1 << 16)) == 0); /* 等待按键松开*/ EXTINT = 0x01; /* 清中断标志*/ VICVectAddr = 0x00; /* 通知VIC 中断处理结束*/ 外部中断
【优文档】微机课(外部中断)PPT
TEST .AS示器右边六位动态显示实时钟的时、分、秒
单元分配： 3AH：“秒”单元（BCD码）；
估算：2*125*200*1µs≈50ms 【计算程序运行时间例】
3BH：“分”单元（BCD码）；
3CH：“时”单元（BCD码）。 （6）只有在当前指令执行完毕后，才能进行中断响应。
DSCEOCNR（串7 行6口）控制只寄存有器 在字节当地址前为98指H。 令执行完毕后，才能进行中断响应。
MOV P1,A ;输出新控制码到P1口
5.5 中断的响应时间
在一个单一中断的系统里，AT89C51单片机对中断请求的响应 的时间一般在3～8个机器周期之间。
各中断源服务程序的入口地址：
它是各中断源的中断服务子程序的执行首地址，CPU响应
D（E5C）正R7在以执行2的4指为令不模是R加ETI或1是，访问相IE或当IP的于指令实。 现校时功能。
PUSH PSW DJNZ R7,D1S2⑦
IEX0P:PUSH ACC
;外部中断0服
务子程序。保护现场 补充5-1：编写完整的应用程序，运用外部中断功能，实现从 INT1引脚每输入2个下降沿信号令3FH单元内容按BCD码加1并且输出到P1
【例B5-3】主程序运用软件延时控制秒闪的同时实现外部中断 INT0每中断五次令一次
）
【例B5-4】上例基础上中断服务子程序具体代码后移的方法 ）
【例B5-2】INT0每中断1次令50H单元内容加1并且输出到P1口 ）
MOV A,50H ADD A,#1 DA A 按M5O0BVHC,DA 码加1
外部中断应用例：
【例B5-1】。 ）
实验板INT0按键电路
【例B5-2】外部中断INT0每中断五次令一次
外部中断PPT资料优选版
外部中断的控制
ATmega16的外部中断用户可以控制：
SREG——状态寄存器 GICR——通用中断控制寄存器 MCUCR——MCU控制寄存器 MCUCSR——MCU控制和状态寄存器 GIFR——通用中断标志寄存器
通用中断标志寄存器 —— GIFR
76 5 4 3 2 1 0 INTF1 INTF0 INTF2 — — — — —
使用时，通常在这些入口地址处存放 一条跳转指令，使程序跳转到用户安 排的中断服务程序起始地址上去！
0028
写 H 程序存取器准备
好中断
外部中断源 外部中断的控制
外部中断源
ATmega16有3个外部 中断源：
管脚
外部中断
PD2 INT0（外部中断0输入）
PD3 INT1（外部中断1输入）
PB2 INT2（外部中断2输入）
7654 3 210
I
TH
SVNZ
C
位7：全局中断一使旦C能P。U响应中断，I标志 当该位置位 执“由 行1硬 中”时件 断，自 返使动 回清 时能“ ，全0I局”标；中志当断，单独的中断使
能由各自独立位控由制硬寄件存自器动所置控“1制”。。
位6~0：与中断无关，在C语言编程时由系统管理。
通用中断控制寄存器 —— GICR
计算机中的中断概念
中断——由于某一随机事件的发 当当该该位 位置置““11””时，，且使全能局全中局断中使断能，为中单“1独”时的，中外断部使中能断由源各的自中独断立请控求制将寄被存响器应所。控制。
断点地址由堆栈弹入PC
生，计算机暂停原程序的运行， SREG|=0x80;//
主
转去执行另一程序（随机事件）， interrupt [EXT_INT0] 程void
单片机中断原理(共34张PPT)
3.
中断优先级越高, 则响应优先权就越高。当CPU正 在执行中断服务程序时, 又有中断优先级更高的中断申 请产生, 这时CPU就会暂停当前的中断服务转而处理高 级中断申请, 待高级中断处理程序完毕再返回原中断 程序断点处继续执行, 这一过程称为“中断嵌套”。
4. 中断响应的一般过程
(1) 在每条指令结束后, 系统都自动检测中断请 求信号, 如果有中断请求，且CPU处于开中断状 态下, 则响应中断。
• 采用了中断技术后的计算机, 可以解决 CPU与外设之间速度匹配的问题, 使计算 机可以及时处理系统中许多随机的参数 和信息, 同时, 它也提高了计算机处理故 障与应变的能力。
“中断”与“查询”相比： 执行效率↑ 实时性 ↑
2.
中断源是指在计算机系统中可以向 CPU发出中断请求的来源。 通常有I/O 设备、实时控制系统中的随机参数和信 息故障源等。
例如, 某软件中对寄存器IE、 IP设置如下: MOV IE, ＃ 8FH MOV IP, ＃ 06H
则此时该系统中:
· CPU中断允许; · 允许外部中断 0、 外部中断 1、 定时器 /计数器 0、 定时器 /计数器1提出的中断申请; · 允许中断源的中断优先次序为: 定时器 /计数器 0>外部中断 1>外部中断 0>定时器/计数器 1。
(5) 返回, 此时 CPU将推入到堆栈的断点地 址弹回到程序计数器, 从而使CPU继续执行刚 才被中断的程序。
5.2 MCS - 51中断系统
图5.1 MCS - 51中断系统结构框图
中断源
表 5.1 8051 中 断 源
中断标志（Flag）
IE0：外部中断0中断标志
TF0：定时器/计数器0中断标志 IE1：外部中断1中断标志
3中断
中断1，中断的概念（见ppt）在计算机中，由于计算机内外部原因，或者由于软硬件原因，使CPU从当前正在执行的程序中暂停下来，而自动转去执行预先安排好的为处理该原因所对应的服务程序。
执行完服务程序后，再返回被暂停的位置继续执行原理的程序，这个过程称为中断。
2，中断的意义（1）使用中断，可以使单片机内部的资源并行工作，从而提高处理效率。
（2）使用中断可以及时且高效的处理紧急事件3，中断方式与查询方式的比较（中断的特点）（1）中断方式时，事件发生后，由外设主动向CPU提出申请；而查询方式下，则由CPU一直检测查询事件是否发生。
（2）中断方式可以使CPU与其他资源并行工作，而查询方式则会浪费CPU的资源。
（3）中断方式下，无论什么样的外围事件，无论在何时何地向CPU提出申请，CPU都能对其正确服务。
4，中断源的概念（ppt）产生中断请求信号的事件、原因称为中断源。
5，中断优先级的概念（ppt）在实际系统中，往往根据中断源的重要程度给不同的中断源设定优先等级。
当多个中断源提出中断请求时，优先级高的先响应，优先级低的后响应。
6，中断的屏蔽与开放（ppt）7，51单片机的中断分为哪三类？（1）外部中断（外部事件触发的，通过外部中断引脚输入的）（2）定时器/计数器中断（3）串口中断8,51单片机一共有哪五个中断？（1）INT0中断（2）INT1中断（3）定时器/计数器T0中断（4）定时器/计数器T1中断（5）串口中断9，51单片机的五个中断的中断标志位分别是什么？int0——IE0;int1——IE1;T0——TF0；T1——TF1;串口——RI（接收标志位）和TI（发送标志位）10，中断的机制（1）外部中断如何提出中断申请？通过外部中断引脚INT0（INT1）提出，如果在该引脚上出现了下降沿（边沿检测时）或者出现了低电平（电平检测时），则意味着有中断请求输入。
（2）中断请求如何被保存？每个中断都对应有各自的中断标志位，没有中断请求时，相应的中断标志位为0；如果一旦有中断请求发生，则对应的中断标志位会被硬件自动设置为1. （3）单片机如何获知中断请求？单片机在每个机器周期都会按序检测一遍中断标志位，如果检测到某位为1，则获知该中断请求存在，并获得了中断号。
什么是中断PPT课件
类型32
类型31
CS
IP
保留的中断
（共27个）
0000 : 007 FH 0000 : 007 EH
类型5
0000 : 0014 H 溢出中断
CS
0000 : 0013 H
类型4
IP
0000 : 0010 H
CS
0000 : 000F H 断点中断
专用的中断
类型3
IP CS
ห้องสมุดไป่ตู้
0000 : 000C H 0000 : 000B H
• 软件中断（内部中断） 执行中断指令或由CPU本身启动的中断称为内 部中断。
• 外部中断包括非屏蔽中断和可屏蔽中断。
2021
5
8.2 8086/8088的中断结构 8086/8088具有一个灵活的中断系统，它能 处理多达256种不同的中断类型。
1、8086的中断源 分别定义为中断0～255。有些被CPU使用、 有些有些被DOS系统使用、有些留给用户使 用。
8 位，若IRi 有效，对应位置“1”，直到IRi 得到 响应。 因此，IRR记录外中断源IRi的请求信息。
2021
15
4. 中断服务寄存器 ISR 8位，当IRi得到响应时，对应位置“1”。 ISR 记录正在处理的IRi。
因此，ISR记录CPU对IRi的响应情况。
2021
16
5. 控制逻辑 （1）由IRR 和PR 的情况，向8259A 其它部
5、CPU向8259发送第二个INTA信号，8259接收后 向数据总线发送一个8位的中断向量号。
2021
20
202112二8259a的内部结构与引脚信号控制逻辑中断服务寄存器isr优先权电路pr中断请求寄存器irr中断屏蔽寄存器imr读写控制逻辑级联缓冲比较器数据总线缓冲器rdwrcsenspintaintir8259a内部逻辑框图202113数据总线缓冲器8位双向三态是8259a与cpu之间的数据接口
计算机中断的概念精品PPT课件
第2章 PC机接口芯片
本章概要
接口电路通常有专用芯片可选。本章介绍4款常用的PC 机接口芯片：
8259：中断管理接口芯片 8253：定时器/计数器接口芯片 8237：DMA控制芯片 8255：并行I/O接口芯片 上述接口芯片最早用于PC/XT中，后来出现的286~ P4，一直保持了这些芯片的功能，并且兼容了它们的I/O 地址。 本章的介绍适用于所有PC机。
类型号 0 1 2 3 4 5 8 9 B C D
在表中的地址
说明
00~03H
04~07H
08~0BH
0C~0FH
10~13H 14~17H 20~23H 24~27H
按下Prnt Scrm时产生 指系统时钟，每55ms中断一次 按键压下、提起都要发生
2C~2FH COM2
30~33H COM1
34~37H PRN2
外部中断
由8259中断管 理芯片发来
CPU是否响应中断？
由状态寄存器PSW的IF位决定 IF=0 中断被屏蔽 IF=1 允许中断
（2）非屏蔽中断NMI
CPU NMI
外部中断 如掉电发生
CPU是否响应中断？
无论IF位是否为1，CPU总 会响应。
用于紧急情况下，CPU作 应急处理。
2 内部中断
由INT指令触发，或CPU运行中出现异常情况（如：除零、 在程序中设置断点、单步运行程序）
本程序的用途： 如果在后台运行，可监视用户敲了哪些键，进一步分析 他在干什么。
友情提示： 不要干非法的事，不要搞密码窃取。
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
本章概要
接口电路通常有专用芯片可选。本章介绍4款常用的PC 机接口芯片：
8259：中断管理接口芯片 8253：定时器/计数器接口芯片 8237：DMA控制芯片 8255：并行I/O接口芯片 上述接口芯片最早用于PC/XT中，后来出现的286~ P4，一直保持了这些芯片的功能，并且兼容了它们的I/O 地址。 本章的介绍适用于所有PC机。
类型号 0 1 2 3 4 5 8 9 B C D
在表中的地址
说明
00~03H
04~07H
08~0BH
0C~0FH
10~13H 14~17H 20~23H 24~27H
按下Prnt Scrm时产生 指系统时钟，每55ms中断一次 按键压下、提起都要发生
2C~2FH COM2
30~33H COM1
34~37H PRN2
外部中断
由8259中断管 理芯片发来
CPU是否响应中断？
由状态寄存器PSW的IF位决定 IF=0 中断被屏蔽 IF=1 允许中断
（2）非屏蔽中断NMI
CPU NMI
外部中断 如掉电发生
CPU是否响应中断？
无论IF位是否为1，CPU总 会响应。
用于紧急情况下，CPU作 应急处理。
2 内部中断
由INT指令触发，或CPU运行中出现异常情况（如：除零、 在程序中设置断点、单步运行程序）
本程序的用途： 如果在后台运行，可监视用户敲了哪些键，进一步分析 他在干什么。
友情提示： 不要干非法的事，不要搞密码窃取。
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
中断PPT课件
（3）中断允许控制寄存器IE （0A8H）
EA
ES ET1 EX1 ET0 EX0
2021
12
（3）中断允许控制寄存器IE （0A8H）
EA
ES ET1 EX1 ET0 EX0
EX0/EX1/ET1/ET0/ES 位：分别是 INT 0 / INT 1 ，T0/T1，串行 口的中断允许控制位。
=0 ：禁止中断； =1 ：允许中断。 EA：总的中断允许控制位（总开关）： =0 ：禁止全部中断； =1 ：允许中断。
2021
5
8051的5个中断源的中断服务入口地址之间相差8个单元。 这8个存储单元用来存储中断服务程序一般来说是不够的。用户 常在中断服务程序地址入口处放一条三字节的长转移指令。一 般地，主程序从0030H单元以后开始存放。例如：
ORG 0000H
LJMP MAIN; 转入主程序，START为主程序地址标号
中断入口保护现场关中断中断服务主体程序恢复现场开中断设置计数器串行口的有关参数中断返回指令reti例题2设8051外部中断源接引脚中断触发方式为信号负跳变触发试编制8051中断系统的初始化程序
４ MCS-51单片机的中断系统
2021
1
4.1 中断的基本概念
1．中断的定义
所谓“中断”，是指CPU执行正常程序时，系统中出现特 殊请求，CPU暂时中止当前的程序，转去处理更紧急的事 件（执行中断服务程序），处理完毕（中断服务完成）后，
2021
3
8051的中断结构如下图所示。
2021
4
中断服务程序入口地址：
中断响应的主要内容就是由硬件自动生成一条长调用指令 （LCALL addr16），CPU执行这条长调用指令便响应中断， 转入相应的中断服务程序。这里的addr16就是程序存储器中 相应的中断服务程序的入口地址，MCS-51的5个中断源的中 断服务程序入口地址是固定的，如下表所示。
EA
ES ET1 EX1 ET0 EX0
2021
12
（3）中断允许控制寄存器IE （0A8H）
EA
ES ET1 EX1 ET0 EX0
EX0/EX1/ET1/ET0/ES 位：分别是 INT 0 / INT 1 ，T0/T1，串行 口的中断允许控制位。
=0 ：禁止中断； =1 ：允许中断。 EA：总的中断允许控制位（总开关）： =0 ：禁止全部中断； =1 ：允许中断。
2021
5
8051的5个中断源的中断服务入口地址之间相差8个单元。 这8个存储单元用来存储中断服务程序一般来说是不够的。用户 常在中断服务程序地址入口处放一条三字节的长转移指令。一 般地，主程序从0030H单元以后开始存放。例如：
ORG 0000H
LJMP MAIN; 转入主程序，START为主程序地址标号
中断入口保护现场关中断中断服务主体程序恢复现场开中断设置计数器串行口的有关参数中断返回指令reti例题2设8051外部中断源接引脚中断触发方式为信号负跳变触发试编制8051中断系统的初始化程序
４ MCS-51单片机的中断系统
2021
1
4.1 中断的基本概念
1．中断的定义
所谓“中断”，是指CPU执行正常程序时，系统中出现特 殊请求，CPU暂时中止当前的程序，转去处理更紧急的事 件（执行中断服务程序），处理完毕（中断服务完成）后，
2021
3
8051的中断结构如下图所示。
2021
4
中断服务程序入口地址：
中断响应的主要内容就是由硬件自动生成一条长调用指令 （LCALL addr16），CPU执行这条长调用指令便响应中断， 转入相应的中断服务程序。这里的addr16就是程序存储器中 相应的中断服务程序的入口地址，MCS-51的5个中断源的中 断服务程序入口地址是固定的，如下表所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
个中断源都能独立地被允许或禁止, 以便用户能灵活使用, 它 在每个中断信号的通道中设置了一个中断屏蔽触发器。
只有该触发器无效, 它所对应的中断请求信号才能进入 CPU, 即此类型中断开放。 否则, 即使其对应的中断标志位置 1, CPU也不会响应中断, 即此类型中断被屏蔽了。同时CPU内 还设置了一个中断允许触发器, 它控制CPU能否响应中断。
第5章 MCS - 51单片机的中断
(MSB)
EA X ET2 ES ET1 EX1 ET0 EX0
图 5.4 IE格式
(LSB)
位操作（EA＝1；ET1＝1；） 或字节操作（IE＝ 0x88；）
第5章 MCS - 51单片机的中断
EA：中断总控开关。 EA=1，CPU开总中断；EA=0，CPU关总中断。
高优先级置1，低优先级置0。
(MSB)
(LSB)
X X PT2 PS PT1 PX1 PT0 PX0
图 5.5 IP的格式
第5章 MCS - 51单片机的中断 表 5.2 同级内第二优先级次序
第5章 MCS - 51单片机的中断
中断优先级越高, 则响应优先权就越高。当CPU正在执 行中断服务程序时, 又有中断优先级更高的中断申请产生, 这时CPU就会暂停当前的中断服务转而处理高级中断申请, 待高级中断处理程序完毕再返回原中断程序断点处继续执 行, 这一过程称为中断嵌套。
• TF0：定时器T0溢出中断标志位，硬件复位为0， T0溢出中断为1。 • TR1、TR0：定时器运行控制位，置0可以停止T0、 T1计数，置1可以启动T0、T1计数。
第5章 MCS - 51单片机的中断
IE1、IE0：外部中断请求标志位；外部中断请求有 效时自动置位，CPU响应中断请求后，由硬件自动 复位，以等待下次中断。硬件复位为0，来中断则 相应置1。
ET2:定时器2中断允许位。 ET2=1，允许T2中断； ET2=0，禁止T2中断；
ES:串行口中断允许位。 ES=1，允许串行口中断； ES=0，禁止串行口中断；
ET1:定时器1中断允许位。 ET1=1，允许T1中断； ET1=0，禁止T1中断；
第5章 MCS - 51单片机的中断
EX1:外部中断1INT1允许位。 EX1=1，允许INT1中断； EX1=0，禁止INT1中断；
第5章 MCS - 51单片机的中断 中断解决了快速主机与慢速I/O设备的数据传送，还具有 如下优点：
• 分时操作。CPU可以分时为多个I/O设备服务，提高了计 算机的利用率；
实时响应。CPU能够及时处理应用系统的随机事件，系 统的实时性大大增强；
可靠性高。CPU具有处理设备故障及掉电等突发性事件 能力，从而使系统可靠性提高。
ET0:定时器0中断允许位。 ET0=1，允许T0中断； ET1=0，禁止T0中断；
EX0:外部中断1INT0允许位。 EX0=1，允许INT0中断； EX0=0，禁止INT0中断；
第5章 MCS - 51单片机的中断
2.中断优先级的控制 （IP）
分两级中断，每个中断源均可设置为高或低两种中断级 别，高优先级中断先得到执行，而且可以在低优级中断服务 程序中响应高优先级的中断，形成两级中断嵌套。
第5章 MCS - 51单片机的中断
5.2 80C51单片机中断处理过程
• 5.2.1 中断响应条件和时间
1. 中断响应的条件 （1）有中断请求； （2）对应中断允许位为1； （3）开中断（即EA=1）。
同时满足时，才可能响应中断。
第5章 MCS - 51单片机的中断 中断响应受阻的情况：
(1） 同级或高优先级的中断已在进行中; (2） 当前的机器周期还不是正在执行指令的最后一个机 器周期（换言之, 正在执行的指令完成前, 任何中断请求 都得不到响应）; (3） 正在执行的是一条 RETI或者访问特殊功能寄存器 IE或 IP的指令（换言之, 在 RETI或读写 IE或 IP之后, 不会 马上响应中断请求, 而至少执行一条其它指令之后才会响应）。
第5章 MCS - 51单片机的中断 图5.1 MCS - 51中断系统结构框图
第5章 MCS - 51单片机的中断
• 5.1.2 中断源
中断源是指在计算机系统中向CPU发出中断请求的来源, 中断可以人为设定, 也可以是为响应突发性随机事件而设置。
表 5.1 8051 中 断 源
第5章 MCS - 51单片机的中断
与中断标志相关的寄存器
1.中断控制寄存器 TCON
(MSB)
(LSB)
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
位地址：8FH 8EH 8DH 8CH 8BH 8AH 89H 88H 图 5.2 TCON格式
第5章 MCS - 51单片机的中断
• TF1：定时器T1溢出中断标志位，硬件复位为0， T1溢出中断为1。
第5章 MCS - 51单片机的中断
TI：发送中断标志位
RI：接收中断标志位
CPU能自动置位，执行中断服务程序后由指令来 清除标志位，以便响应下次中断请求。
第5章 MCS - 51单片机的中断
• 5.1.2 中断控制
1. 中断允许控制（IE） MCS - 51单片机有 5个（8052有 6个）中断源, 为了使每
IT1、IT0：外部中断触发方式控制位，置0可以设 为电平触发，置1可以设为负边沿触发。
第5章 MCS - 51单片机的中断
2.串行口控制寄存器SCON
(MSB)
LSB
SM0 SM1 SM2 REN TB0 RB0 TI RI
位地址：9FH 9EH 9DH 9CH 9BH 9AH 99H 98H
图 5.3 SCON格式
第5章 MCS - 51单片机的中断
5.1 80C51单片机的中断系统 • 5.1.1 中断的概念
实际生活 看电视 电话铃响
接听电话 看电视
计算机 主程序 事件发生 事件处理 主程序
中断请求 中断处理 中断返回
第5章 MCS - 51单片机的中断
断点 主程序A
……
响应
返回
RETI 中断服务程序B
第5章 MCS - 51单片机的中断
中断是指计算机在执行某一程序的过程中, 由于计算机系 统内、 外的某种原因, 而必须中止原程序的执行, 转去执行相 应的处理程序, 待处理结束之后, 再回来继续执行被中止的原 程序的过程。
采用了中断技术后的计算机, 可以解决CPU与外设之间速 度匹配的问题, 使计算机可以及时处理系统中许多随机的参数 和信息, 同时, 它也提高了计算机处理故障与应变的能力。
只有该触发器无效, 它所对应的中断请求信号才能进入 CPU, 即此类型中断开放。 否则, 即使其对应的中断标志位置 1, CPU也不会响应中断, 即此类型中断被屏蔽了。同时CPU内 还设置了一个中断允许触发器, 它控制CPU能否响应中断。
第5章 MCS - 51单片机的中断
(MSB)
EA X ET2 ES ET1 EX1 ET0 EX0
图 5.4 IE格式
(LSB)
位操作（EA＝1；ET1＝1；） 或字节操作（IE＝ 0x88；）
第5章 MCS - 51单片机的中断
EA：中断总控开关。 EA=1，CPU开总中断；EA=0，CPU关总中断。
高优先级置1，低优先级置0。
(MSB)
(LSB)
X X PT2 PS PT1 PX1 PT0 PX0
图 5.5 IP的格式
第5章 MCS - 51单片机的中断 表 5.2 同级内第二优先级次序
第5章 MCS - 51单片机的中断
中断优先级越高, 则响应优先权就越高。当CPU正在执 行中断服务程序时, 又有中断优先级更高的中断申请产生, 这时CPU就会暂停当前的中断服务转而处理高级中断申请, 待高级中断处理程序完毕再返回原中断程序断点处继续执 行, 这一过程称为中断嵌套。
• TF0：定时器T0溢出中断标志位，硬件复位为0， T0溢出中断为1。 • TR1、TR0：定时器运行控制位，置0可以停止T0、 T1计数，置1可以启动T0、T1计数。
第5章 MCS - 51单片机的中断
IE1、IE0：外部中断请求标志位；外部中断请求有 效时自动置位，CPU响应中断请求后，由硬件自动 复位，以等待下次中断。硬件复位为0，来中断则 相应置1。
ET2:定时器2中断允许位。 ET2=1，允许T2中断； ET2=0，禁止T2中断；
ES:串行口中断允许位。 ES=1，允许串行口中断； ES=0，禁止串行口中断；
ET1:定时器1中断允许位。 ET1=1，允许T1中断； ET1=0，禁止T1中断；
第5章 MCS - 51单片机的中断
EX1:外部中断1INT1允许位。 EX1=1，允许INT1中断； EX1=0，禁止INT1中断；
第5章 MCS - 51单片机的中断 中断解决了快速主机与慢速I/O设备的数据传送，还具有 如下优点：
• 分时操作。CPU可以分时为多个I/O设备服务，提高了计 算机的利用率；
实时响应。CPU能够及时处理应用系统的随机事件，系 统的实时性大大增强；
可靠性高。CPU具有处理设备故障及掉电等突发性事件 能力，从而使系统可靠性提高。
ET0:定时器0中断允许位。 ET0=1，允许T0中断； ET1=0，禁止T0中断；
EX0:外部中断1INT0允许位。 EX0=1，允许INT0中断； EX0=0，禁止INT0中断；
第5章 MCS - 51单片机的中断
2.中断优先级的控制 （IP）
分两级中断，每个中断源均可设置为高或低两种中断级 别，高优先级中断先得到执行，而且可以在低优级中断服务 程序中响应高优先级的中断，形成两级中断嵌套。
第5章 MCS - 51单片机的中断
5.2 80C51单片机中断处理过程
• 5.2.1 中断响应条件和时间
1. 中断响应的条件 （1）有中断请求； （2）对应中断允许位为1； （3）开中断（即EA=1）。
同时满足时，才可能响应中断。
第5章 MCS - 51单片机的中断 中断响应受阻的情况：
(1） 同级或高优先级的中断已在进行中; (2） 当前的机器周期还不是正在执行指令的最后一个机 器周期（换言之, 正在执行的指令完成前, 任何中断请求 都得不到响应）; (3） 正在执行的是一条 RETI或者访问特殊功能寄存器 IE或 IP的指令（换言之, 在 RETI或读写 IE或 IP之后, 不会 马上响应中断请求, 而至少执行一条其它指令之后才会响应）。
第5章 MCS - 51单片机的中断 图5.1 MCS - 51中断系统结构框图
第5章 MCS - 51单片机的中断
• 5.1.2 中断源
中断源是指在计算机系统中向CPU发出中断请求的来源, 中断可以人为设定, 也可以是为响应突发性随机事件而设置。
表 5.1 8051 中 断 源
第5章 MCS - 51单片机的中断
与中断标志相关的寄存器
1.中断控制寄存器 TCON
(MSB)
(LSB)
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
位地址：8FH 8EH 8DH 8CH 8BH 8AH 89H 88H 图 5.2 TCON格式
第5章 MCS - 51单片机的中断
• TF1：定时器T1溢出中断标志位，硬件复位为0， T1溢出中断为1。
第5章 MCS - 51单片机的中断
TI：发送中断标志位
RI：接收中断标志位
CPU能自动置位，执行中断服务程序后由指令来 清除标志位，以便响应下次中断请求。
第5章 MCS - 51单片机的中断
• 5.1.2 中断控制
1. 中断允许控制（IE） MCS - 51单片机有 5个（8052有 6个）中断源, 为了使每
IT1、IT0：外部中断触发方式控制位，置0可以设 为电平触发，置1可以设为负边沿触发。
第5章 MCS - 51单片机的中断
2.串行口控制寄存器SCON
(MSB)
LSB
SM0 SM1 SM2 REN TB0 RB0 TI RI
位地址：9FH 9EH 9DH 9CH 9BH 9AH 99H 98H
图 5.3 SCON格式
第5章 MCS - 51单片机的中断
5.1 80C51单片机的中断系统 • 5.1.1 中断的概念
实际生活 看电视 电话铃响
接听电话 看电视
计算机 主程序 事件发生 事件处理 主程序
中断请求 中断处理 中断返回
第5章 MCS - 51单片机的中断
断点 主程序A
……
响应
返回
RETI 中断服务程序B
第5章 MCS - 51单片机的中断
中断是指计算机在执行某一程序的过程中, 由于计算机系 统内、 外的某种原因, 而必须中止原程序的执行, 转去执行相 应的处理程序, 待处理结束之后, 再回来继续执行被中止的原 程序的过程。
采用了中断技术后的计算机, 可以解决CPU与外设之间速 度匹配的问题, 使计算机可以及时处理系统中许多随机的参数 和信息, 同时, 它也提高了计算机处理故障与应变的能力。